必須 応募条件
- 専門性: IP開発 経験: ファウンドリでスタンダードセル
- メモリ
- PLL IP導入
- 評価経験 リキャラクタライズ経験 Design closure全般の知識、経験(Physical verification, DFT, Timing closure, IRDrop / EM analysis) (スタンダードセル回路開発経験があれば
- 力】 TOEIC 730 以上 もしくは同等程度 日本語 JLPT:N3取得済み、もしくは同等程度 【必要資格
- ライセンス】 大卒以上の実務
- 研究等の経験者(3年以上)または大学院(博士課程)修了以上
- 修了見込含む