（設計技術統括部）TEG(Test Element Group) Layout [Digital]

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。

また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。

設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

専門性： RTL-GDSフローにおける設計業務、フロー構築、デザイン収束 経験： ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツールの使用経験 先端プロセスの使用経験(28nm以降) スクリプト言語の使用経験(Python, TCL, shell) 業界標準ツールに関しての知識(Cadence/Innovus, Synopsys ICC2他) PPA(Power Performance Area)分析と改善手法の知識、経験 Design closure全般の知識、経験(Physical verification, Timing closure(STA, SI, ECO Card作成), IRDrop / EM analysis) 【語学力】 TOEIC 600 以上、もしくは同等程度...

東京都千代田区 (麹町ダイヤモンドビル) / 北海道千歳市 (半導体工場)

フレックスタイム制（フルフレックス）

※1日の標準労働時間 7時間30分

※標準労働時間帯 9:00～17:30（休憩60分）

正社員

スキル・ご経験によって応相談

・通勤手当

・残業手当 / OJTでの研修教育を想定 /

・健康保険

・厚生年金

・雇用保険

・労災保険

・完全週休2日制（土・日）、国民の祝日

・年次有給休暇（20日 入社初年度は入社した月に応じる日数の年次有給休暇を付与する）

・創立記念日（8/10）

・年末年始休暇

・慶弔休暇

・産前・産後休暇

・育児休暇

・介護休暇

※年間休日 128日