半導体製造ラボ SEMICONDUCTOR DATA LAB

公式求人詳細

Sr Principal Application Engineer - Design Verification

日本ケイデンス・デザイン・システムズ社の公式求人。勤務地は神奈川県、採用区分は中途、職種カテゴリはアプリケーション / プロセス支援です。

分類・ページ生成
2026/08/30
求人DB生成
2026/08/30

応募判断に必要な情報を先に確認

必須・歓迎・働き方

公式求人票の明記内容のみ

必須 応募条件

  • 4-6 or above years’ experience in the following areas:
  • 1. Design experience in Verilog/VHDL for IP or SoC chip level.
  • 2. Verification with knowledge of System Verilog/VHDL and HDL simulators.
  • 3. Experience of using formal verification, Jasper experience is a plus.
  • 4. Experience with hardware emulator or accelerator is a big advantage.
  • 5. Experience of advanced verification methodology like UVM is a plus.
  • 6. Experience of AI for design and verification is a big advantage.
  • 7. Strong verbal and written communication skills in Japanese is needed.
  • 8. Business-level English proficiency is preferred.
  • 9. Strong teamwork skills with good human relationship.We’re doing work that matters. Help us solve what others can’t.

歓迎 あると活かせる経験

歓迎条件の明記なし。

働き方 勤務条件

勤務地
神奈川県
リモート
記載なし
勤務帯
記載なし
出張
記載なし
オンコール
記載なし
転居
記載なし
想定役割
記載なし
転勤
記載なし

公式募集要項で最新条件を確認

求人市場で見るこのポジション

企業・同職種・必須スキルの比較

求人市場分析を見る

企業 × 関連工程

設計検証・バリデーション

純増減 +2件

当DBの直近90日観測で、日本ケイデンス・デザイン・システムズ社は新規 2件・終了 0件。現在公開 2件です。

同職種の掲載給与

アプリケーションエンジニア

中央値 1,030万円

掲載年収レンジの中点を比較。給与確認済み 4件/同職種 28件です。

類似求人の必須スキル

アプリケーションエンジニア

  • 業務英語 2件 7%

新規・終了は当DBでの観測差分であり、市場成長や採用需要の増減を単独では示しません。

企業公式情報から整理

募集要項

企業の公式採用ページまたは公式に委任された採用システムの公開情報を、項目別に整理しています。 確認できない条件は推測せず、公式募集要項への案内を表示します。

3/8 公式情報で確認できた項目

仕事内容

公式情報あり

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Job Responsibility:1. Work closely with the Sales team to identify and scope opportunities for Cadence SoC Verification solution, AI solution, simulation Emulation and Acceleration products.2. Plan, execute and manage key technical evaluations and benchmark with existing and potential customers.3. Train, ramp-up and accompany customer project.4. Conduct basic and advanced trainings, presentations and demos as necessary.5. Providing technical expertise to address clients’ queries, which need expert involvement.6. Aligned closely with corporate engineering and sales/marketing team on customer requirement for product direction/improvement.Job Requirements:4-6 or above years’ experience in the following areas:1. Design experience in Verilog/VHDL for IP or SoC chip level.2. Verification with knowledge of System Verilog/VHDL and HDL simulators.3. Experience of using formal verification, Jasper experience is a plus.4. Experience with hardware emulator or accelerator is a big advantage.5. Experience of advanced verification methodology like UVM is a plus.6. Experience of AI for design and verification is a big advantage.7. Strong verbal and written communication skills in Japanese is needed.8. Business-level English proficiency is preferred.9. Strong teamwork skills with good human relationship.We’re doing work that matters. Help us solve what others can’t.

対象となる方

公式ページで確認

当サイトが取得した公式公開情報では確認できません。応募前に最新の公式募集要項をご確認ください。

勤務時間

公式ページで確認

当サイトが取得した公式公開情報では確認できません。応募前に最新の公式募集要項をご確認ください。

給与

公式ページで確認

当サイトが取得した公式公開情報では確認できません。応募前に最新の公式募集要項をご確認ください。

待遇・福利厚生

公式ページで確認

当サイトが取得した公式公開情報では確認できません。応募前に最新の公式募集要項をご確認ください。

休日・休暇

公式ページで確認

当サイトが取得した公式公開情報では確認できません。応募前に最新の公式募集要項をご確認ください。

求人情報

求人名
Sr Principal Application Engineer - Design Verification
会社名
日本ケイデンス・デザイン・システムズ社
半導体直接関連度
C:半導体企業の一般職
職種カテゴリ
アプリケーション / プロセス支援
勤務地
神奈川県
都道府県
神奈川県
市区町村
横浜市
地域区分
関東
公式記載の勤務地
神奈川県横浜市
勤務地確認
通常
採用区分
中途
雇用形態
正社員
給与
公式募集要項で確認
求人取得日
2026/07/18
最終監査日
2026/07/18
掲載状態
募集中
公式募集要項
掲載元を開く
公式応募ページ
応募ページを開く

5軸分類

企業カテゴリ
eda-ip
職種ファミリー
アプリケーション / プロセス支援
具体職種
アプリケーションエンジニア
対象製品
対象製品未特定
半導体直接関連度
C:半導体企業の一般職
関連職種
アプリケーション / プロセス支援 / アプリケーションエンジニア
関連工程
設計検証・バリデーション
関連技術
未分類
勤務地エリア
関東

一部分類項目は未確認です。公式募集要項と確認根拠を併せて確認してください。

半導体直接関連度の判定根拠

C:半導体企業の一般職 — 半導体関連企業の求人だが、仕事内容に半導体固有の接点が確認できない仕事

判定の確度:C(求人業務に半導体固有の接点なし)

At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.Job Responsibility:1. Work closely with the Sales team to identify and scope opportunities for Cadence SoC Veri

類似求人

回答待ち 更新中 公開Q&A

このページの質問窓口

AIに疑問を送る

「匿名で送信する」を押して内容を送ると、受付ID付きの回答URLを発行します。URLでは進捗を追うことができ、通常は1日以内に回答します。個人情報を取り除いて編集した質問と回答だけを、承認済み資料の出典リンクとともに公開Q&A一覧へ掲載します。

通常、1日以内に回答します 回答待ち 更新中

  1. 匿名で送る 分かりにくい箇所、指摘、追加してほしい内容を書きます。
  2. 受付IDと回答URLを保存する 送信後に発行されるURLへ、進捗が順次反映されます。
  3. 進捗と回答を追う URLには、受付済み、回答作成中、解決済みの状態と回答が載ります。
公開Q&A一覧へ 5〜4,000文字。氏名・連絡先などの個人情報、秘密情報は入力禁止です。

このフォームは匿名です。氏名・連絡先・応募情報などの個人情報、秘密情報、社外秘情報、契約情報、非公開資料の入力は禁止です。投稿原文は運営用DBに保存し、公開面には、個人情報・秘密情報・危険な命令を除く安全審査と読みやすい文章への編集を経た質問文と回答だけを載せます。状態は「受付済み」「回答作成中」「解決済み」の3段階です。安全審査の結果によっては公開を保留します。サイト側の機械検査を通った内容だけを運営側のAI回答作成環境へ送り、回答案の作成と、それとは独立したAI審査に使います。機械検査には見落としの可能性があり、回答作成と審査の履歴は利用中の環境に保持されます。IPアドレスや端末情報は送信対象外です。回答URLは公開Q&A用で、共有先からも開けます。送信により、この利用条件と審査後のQ&A公開に同意したものとします。