公式求人詳細

DFT Engineer

TSMCの公式求人。勤務地は神奈川県 / 大阪府、採用区分は中途、職種カテゴリはプロセス / デバイスです。

公式募集要項公式応募ページ求人DBへ戻る

分類・ページ生成: 2026/07/27
求人DB生成: 2026/07/25

応募判断に必要な情報を先に確認

必須・歓迎・働き方

公式求人票の明記内容のみ

必須応募条件

• BCH and above in EE, CS related fields.
• 3-15 years of hands-on experience with DFT and test flow with commercial EDA tools for large and complex SOCs • Strong fundamental knowledge of DFT techniques include JTAG, ATPG, yield le…

歓迎あると活かせる経験

歓迎条件の明記なし。

働き方勤務条件

勤務地: 神奈川県 / 大阪府
リモート: 記載なし
勤務帯: 記載なし
出張: 記載なし
オンコール: 記載なし
転居: 記載なし
想定役割: 記載なし
転勤: 記載なし

公式募集要項で最新条件を確認

求人市場で見るこのポジション

企業・同職種・必須スキルの比較

求人市場分析を見る

企業 × 関連工程

DFT・テスト容易化設計

純増減 +1件

当DBの直近90日観測で、TSMCは新規 1件・終了 0件。現在公開 1件です。

同職種の掲載給与

設計エンジニア

中央値 1,200万円

掲載年収レンジの中点を比較。給与確認済み 95件／同職種 261件です。

類似求人の必須スキル

設計エンジニア

業務英語 61件 23%
回路設計 54件 21%
Python 21件 8%
CAD 18件 7%
機械設計 18件 7%

新規・終了は当DBでの観測差分であり、市場成長や採用需要の増減を単独では示しません。直近30日は収集対象拡張の影響を含みます。

企業公式情報から整理

募集要項

企業の公式採用ページまたは公式に委任された採用システムの公開情報を、項目別に整理しています。確認できない条件は推測せず、公式募集要項への案内を表示します。

3/8 公式情報で確認できた項目

仕事内容

公式情報あり

Job Description

• Defect modeling and test methodology development for advanced process nodes, advanced packaging technologies • Perform top/block-level DFT insertion including scan compression, boundary scan, 1500 wrapper, ATPG and pattern simulation • Verify DFT circuitry and interface with other blocks, debug timing simulation issues • Closely work with physical design team to resolve timing constraints/issues • Be able to quickly understand problem statements and innovate solutions for DFT, diagnosis and yield learning • Work independently and own the task from DFT specification to final pattern delivery

■Qualification • BCH and above in EE, CS related fields. • 3-15 years of hands-on experience with DFT and test flow with commercial EDA tools for large and complex SOCs • Strong fundamental knowledge of DFT techniques include JTAG, ATPG, yield learning, logic diagnosis, Scan compres...

公式募集要項で最新情報を確認