半導体製造ラボ

公式求人詳細

(設計技術統括部)Senior DFT Engineer

ラピダスの公式求人。勤務地は北海道、採用区分は中途、職種カテゴリはプロセス / デバイスです。

分類・ページ生成
2026/07/27
求人DB生成
2026/07/25

応募判断に必要な情報を先に確認

必須・歓迎・働き方

公式求人票の明記内容のみ

必須 応募条件

  • • MS or PhD in Electrical Engineering, Computer Engineering, or a related field.
  • • 5+ years of experience in DFT development, preferably including advanced node designs or large-scale test chips.
  • • Strong expertise in scan-based DFT, ATPG, compression, and memory BIST techniques.
  • • Hands-on experience with commercial DFT tools (e.

歓迎 あると活かせる経験

歓迎条件の明記なし。

働き方 勤務条件

勤務地
北海道
リモート
記載なし
勤務帯
記載なし
出張
記載なし
オンコール
記載なし
転居
記載なし
想定役割
記載なし
転勤
記載なし

公式募集要項で最新条件を確認

求人市場で見るこのポジション

企業・同職種・必須スキルの比較

求人市場分析を見る

企業 × 関連工程

DFT・テスト容易化設計

純増減 +2件

当DBの直近90日観測で、ラピダスは新規 3件・終了 1件。現在公開 2件です。

同職種の掲載給与

設計エンジニア

中央値 1,200万円

掲載年収レンジの中点を比較。給与確認済み 95件/同職種 261件です。

類似求人の必須スキル

設計エンジニア

  • 業務英語 61件 23%
  • 回路設計 54件 21%
  • Python 21件 8%
  • CAD 18件 7%
  • 機械設計 18件 7%

新規・終了は当DBでの観測差分であり、市場成長や採用需要の増減を単独では示しません。 直近30日は収集対象拡張の影響を含みます。

企業公式情報から整理

募集要項

企業の公式採用ページまたは公式に委任された採用システムの公開情報を、項目別に整理しています。 確認できない条件は推測せず、公式募集要項への案内を表示します。

8/8 公式情報で確認できた項目

仕事内容

公式情報あり

Job Description

We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the Design-for-Test (DFT) implementation of large-scale test chips that are critic...

対象となる方

公式情報あり

Minimum Qualifications • MS or PhD in Electrical Engineering, Computer Engineering, or a related field. • 5+ years of experience in DFT development, preferably including advanced node designs or large-scale test chips. • Strong expertise in scan-based DFT, ATPG, compression, and memory BIST techniques. • Hands-on experience with commercial DFT tools (e.g.,...

勤務時間

公式情報あり

フレックスタイム制(フルフレックス)

※1日の標準労働時間 7時間30分

※標準労働時間帯 9:00~17:30(休憩60分)東京

※標準労働時間帯 8:30~17:00(休憩60分)千歳

待遇・福利厚生

公式情報あり

・通勤手当

・残業手当 / OJTでの研修教育を想定 /

・健康保険

・厚生年金

・雇用保険

・労災保険

休日・休暇

公式情報あり

・完全週休2日制(土・日)、国民の祝日

・年次有給休暇(20日 入社初年度は入社した月に応じる日数の年次有給休暇を付与する)

・創立記念日(8/10)

・年末年始休暇

・慶弔休暇

・産前・産後休暇

・育児休暇

・介護休暇

※年間休日 128日

求人情報

求人名
(設計技術統括部)Senior DFT Engineer
会社名
ラピダス
半導体直接関連度
A:半導体直接職
職種カテゴリ
プロセス / デバイス
勤務地
北海道
都道府県
北海道
市区町村
千歳市
地域区分
北海道
公式記載の勤務地
北海道千歳市
勤務地確認
通常
採用区分
中途
雇用形態
正社員
給与
スキル・ご経験によって応相談
公式給与記載
スキル・ご経験によって応相談
求人取得日
2026/06/12
最終監査日
2026/07/17
掲載状態
募集中
公式募集要項
掲載元を開く
公式応募ページ
応募ページを開く

5軸分類

企業カテゴリ
ファウンドリー
職種ファミリー
プロセス / デバイス
具体職種
設計エンジニア
対象製品
対象製品未特定
関連工程・技術
DFT・テスト容易化設計
半導体直接関連度
A:半導体直接職
関連職種
プロセス / デバイス / 設計エンジニア
関連工程
DFT・テスト容易化設計
関連技術
未分類
勤務地エリア
北海道

一部分類項目は未確認です。公式募集要項と確認根拠を併せて確認してください。

半導体直接関連度の判定根拠

A:半導体直接職 — 半導体のデバイス・設計・工程・製造・装置・材料・検査・実装を直接担う仕事

判定の確度:A-high(対象・技術行為・成果物が求人票内で直接一致)

We are seeking a highly motivated and experienced Senior DFT Engineer to join our Enablement Team supporting the development of advanced semiconductor process technologies at the 2nm node and beyond. You will lead the D…

類似求人