SSD向けLSI(SoC)開発における高速インターフェース(Analog IP)の組込みエンジニア

職務内容

下記の業務をメインに担当いただきながら、LSI/SoCの論理設計/検証業務に活躍の場を広げていただきます。

・高速インターフェースPHY仕様把握と必要機能の見極め

・他部門/ASICベンダー/IPベンダーとの渉外対応 【具体的な仕事内容】 下記業務を通じて、高速インターフェースの品質向上に貢献する役割を担っていただきます。

また、適正に応じてLSI/SoCの論理設計/検証業務にも携わっていただきます。

■高速インターフェース周りの業務: 1高速インターフェースの選定

・PCIe PHYやDDR PHYなどのアナログIP(PHY)を選定します。

2信号品質の確保

・インターフェースの信号品質(Signal Integrity)を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。

3評価と解析

・IPベンダーから提供されるアナログ設計の評価結果を収集します。...

【必須要件】 下記全てを有する方。

■LSI/SoCの開発経験(目安:10年以上)

■高速インターフェース(PCIeまたはDDR/LPDDR等)におけるSI(Signal Integrity)解析、またはオシロスコープ等を用いた信号波形の解析・デバッグの実務経験(目安:5年以上)

■英語力(TOEIC550点以上相当) 【歓迎要件】

□IP/EDAベンダーとの渉外対応経験

□LSI/SoCの論理設計(RTL設計)または論理検証(RTL検証)の経験

□Verilog-HDL, SystemVerilogを使った設計/検証経験

□AMBA規格の知識

□JEDECが定めるDDRおよびLPDDRメモリ規格についての知見

□PCI-SIGが策定したPCIeインターフェース規格についての知見

□UVM検証環境構築の経験

□Formal検証の経験

□プロジェクトマネジメント経験 【学歴】

◆大学・大学院卒

神奈川県横浜市 (横浜テクノロジーキャンパス)

勤務時間 :8時30分~17時15分(

※休憩時間60分、フレックスタイム制)

・休日・休暇 :年間休日125日(2026年度)、完全週休2日制(土日)、 祝日、GW、夏季、年末年始、有給、育児休暇、 介護休暇・赴任休暇等

・諸手当 :次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全

正社員

給与:月給33.3万~80万円(想定年収 550万~1260万円)

※上記の下限は初任給(学卒新人)です

諸手当 :次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全額支給等

・寮・社宅 :独身寮、単身寮、家族社宅

・その他:昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、 在宅勤務制度、財形貯蓄制度、企業年金制度、健康保険、雇用保険、 労災保険等

※管理職採用の場合、年俸制

休日・休暇 :年間休日125日(2026年度)、完全週休2日制(土日)、 祝日、GW、夏季、年末年始、有給、育児休暇、 介護休暇・赴任休暇等

・諸手当 :次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全額支給等

・寮・社宅 :独身寮、単身寮、家族社宅

・その他:昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、 在宅勤務制度、財形貯蓄制度、企業年