必須 応募条件
- 【専⾨性】 半導体TEGレイアウト設計(ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell) 設計)、デバイス開発、プロセスインテグレーション開発のうちどれかの経験がある方。デバイス技術者、プロセスインテグレーション技術者、社内エキスパート(PDK、パッケージング)との連携を図り、効果的な技術開発をリ…
- 研究等の経験者(5年以上)または大学院(修士課程)修了以上
- 修了見込含...
公式求人詳細
ラピダスの公式求人。勤務地は北海道、採用区分は中途、職種カテゴリはプロセス / デバイスです。
応募判断に必要な情報を先に確認
歓迎条件の明記なし。
求人市場で見るこのポジション
企業 × 関連工程
当DBの直近90日観測で、ラピダスは新規 1件・終了 0件。現在公開 1件です。
同職種の掲載給与
掲載年収レンジの中点を比較。給与確認済み 160件/同職種 665件です。
類似求人の必須スキル
新規・終了は当DBでの観測差分であり、市場成長や採用需要の増減を単独では示しません。 直近30日は収集対象拡張の影響を含みます。
企業公式情報から整理
企業の公式採用ページまたは公式に委任された採用システムの公開情報を、項目別に整理しています。 確認できない条件は推測せず、公式募集要項への案内を表示します。
2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEGレイアウト設計を担っていただきます。デバイス技術者とプロセスインテグレーション技術者と協働しながら高度なTEGレイアウト設計を遂行していただきます。
【専⾨性】 半導体TEGレイアウト設計(ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell) 設計)、デバイス開発、プロセスインテグレーション開発のうちどれかの経験がある方。デバイス技術者、プロセスインテグレーション技術者、社内エキスパート(PDK、パッケージング)との連携を図り、効果的な技術開発をリードできる方。半導体TEGレイアウト設計、Kerf設計、Mark設計を主業務とし、より高度な2nm世代、Beyond 2nm世代の技術開発基盤を支える創造的TEG設計に従事していただきます。
【経験】 TEGレイアウト設計、デバイス開発もしくはプロセス技術開発の実務・研究等の経験者(5年以上)または大学院(修士課程)修了以上
※修了見込含...
北海道千歳市
●8:30~17:00(休憩60分)
※ただし、フレックス勤務とすることがある。
正社員
スキル・ご経験によって応相談
・通勤手当
・残業手当 / OJTでの研修教育を想定 /
・健康保険
・厚生年金
・雇用保険
・労災保険
・完全週休2日制(土・日)、国民の祝日
・年次有給休暇(20日 入社初年度は入社した月に応じる日数の年次有給休暇を付与する)
・創立記念日(8/10)
・年末年始休暇
・慶弔休暇
・産前・産後休暇
・育児休暇
・介護休暇
※年間休日 128日
C:半導体企業の一般職 — 半導体関連企業の求人だが、仕事内容に半導体固有の接点が確認できない仕事
判定の確度:C(求人業務に半導体固有の接点なし)
【専門性】 半導体TEGレイアウト設計(ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell) 設計)、デバイス開発、プロセスインテグレーション開発のうちどれかの経験がある方。デバイス技術者、プロセスインテグレーション技術者、社内エキスパート(PDK、パッケージング)との連携を図り、効果的な技術開発をリードできる方。半導体TEGレイアウト設計、Kerf設計、Mar