半導体製造ラボ

公式求人詳細

新規3Dメモリインテグレーション技術開発

キオクシアの公式求人。勤務地は三重県、採用区分は中途、職種カテゴリはプロセス / デバイスです。

分類・ページ生成
2026/07/27
求人DB生成
2026/07/25

応募判断に必要な情報を先に確認

必須・歓迎・働き方

公式求人票の明記内容のみ

必須 応募条件

  • 以下のいずれかの経験を3年以上お持ちの方
  • 何らかの半導体デバイス、または電子部品のプロセス開発
  • 評価経験
  • メモリに限らず、ロジック、パワー半導体、アナログ、CMOSセンサ、あるいはTFT液晶などの経験者も対象です。
  • 材料工学等の背景を持ち、実験計画法を用いた課題解決の経験
  • 「仮説立案→試作→評価→解析」のサイクルなどを自ら回した経験があれば、製品分野は不問です。
  • 半導体製造工程における、特定のユニットプロセス(エッチング、成膜、リソグラフィ等)の知見がある方

歓迎 あると活かせる経験

  • 半導体プロセス評価ツール(断面SEM、測長SEM、欠陥検査装置、各種計測装置など)の使用経験
  • メモリデバイス(DRAM、NAND等)に関する研究開発の経験
  • 酸化物半導体に関する研究開発の経験
  • 電気的特性評価(I-V, C-V測定等)や、物性解析(SEM, TEM, EDX等)の経験
  • 統計解析ソフト(Spotfire, JMP等)やデータ処理(Python, VBA等)の活用経験
  • 新規材料(金属酸化物、新電極材料、強誘電体など)の取り扱い経験 【学歴】 大卒以上

働き方 勤務条件

勤務地
三重県
リモート
在宅・出社併用
勤務帯
記載なし
出張
記載なし
オンコール
記載なし
転居
記載なし
想定役割
記載なし
転勤
記載なし

公式募集要項で最新条件を確認

求人市場で見るこのポジション

企業・同職種・必須スキルの比較

求人市場分析を見る

企業 × 関連工程

同社の公開求人全体

純増減 +16件

当DBの直近90日観測で、キオクシアは新規 17件・終了 1件。現在公開 16件です。

同職種の掲載給与

設計エンジニア

中央値 1,200万円

掲載年収レンジの中点を比較。給与確認済み 95件/同職種 261件です。

類似求人の必須スキル

設計エンジニア

  • 業務英語 61件 23%
  • 回路設計 54件 21%
  • Python 21件 8%
  • CAD 18件 7%
  • 機械設計 18件 7%

新規・終了は当DBでの観測差分であり、市場成長や採用需要の増減を単独では示しません。 直近30日は収集対象拡張の影響を含みます。

企業公式情報から整理

募集要項

企業の公式採用ページまたは公式に委任された採用システムの公開情報を、項目別に整理しています。 確認できない条件は推測せず、公式募集要項への案内を表示します。

8/8 公式情報で確認できた項目

仕事内容

公式情報あり

【採用背景】 新規メモリの事業化・市場参入を目指して開発中の酸化物半導体を用いた3Dメモリの開発力強化のための募集になります。

【組織のミッション】 部門ミッション:高速メモリデバイスの研究開発フェーズを担当し、デバイス検証と製品開発フェーズへの移管を実行 グループミッション:新規3Dメモリの研究開発、デバイス検証、製品開発フェーズへの移管 【お任せする業務】 3Dメモリのロット試作フローの構築、デバイス検討ロットの試作と形状および電気特性評価、不良解析と試作フローの改善。

【具体的な仕事内容】 成膜・リソグラフィー・エッチングなどを担当するユニットプロセス開発部門のエンジニアと密接に連携しながら、酸化物半導体を用いた新規3Dメモリの電気特性を評価するためのロット試作フローを構築していただきます。その環境を用いて、デバイス検討ロットの試作、電気特性評価、不良解析のサイクルを回し、プロセスフローの改善やプロセス条件の最適化を進めてデバイスの完成度を高める業務を担当していただきます。

[従事すべき業務の変更の範囲] (雇入れ直後)上記の通り (変更の範囲)その他会社が指示する業務 【使用ツール】 SiView, SEMulator3D, Spotfire, Klarity, Excel, Word, Power Point 【業務のやりがい・魅力】 ご自身が研究開発に携わる新しいデバイスが、将来キオクシアの最先端の工場で量産され、広く社会で使われることで、社会貢献できるチャンスです。

【技術優位性】 新規メモリ向け技術開発において業界をリードする技術力を有しています。半導体の主要学会であるIEDM、VLSI Symposium他への社外技術発表を実施しています。

【キャリアパスイメージ】 実業務に慣れたところでモジュール開発リーダーに、さらに数年後にインテグレーション開発全体のリーダーとして新規メモリの開発を牽引するスキルを身に付けていただくイメージになります。

【職場環境】 デバイス・プロセスの専門家が身近にいて最先端の半導体技術を習得できる環境です。

【研修・育成制度...

対象となる方

公式情報あり

【必須要件】 以下のいずれかの経験を3年以上お持ちの方

・何らかの半導体デバイス、または電子部品のプロセス開発・評価経験

※メモリに限らず、ロジック、パワー半導体、アナログ、CMOSセンサ、あるいはTFT液晶などの経験者も対象です。

・物理・化学・材料工学等の背景を持ち、実験計画法を用いた課題解決の経験

※「仮説立案→試作→評価→解析」のサイクルなどを自ら回した経験があれば、製品分野は不問です。

・半導体製造工程における、特定のユニットプロセス(エッチング、成膜、リソグラフィ等)の知見がある方 【歓迎要件】

・半導体プロセス評価ツール(断面SEM、測長SEM、欠陥検査装置、各種計測装置など)の使用経験

・メモリデバイス(DRAM、NAND等)に関する研究開発の経験

・酸化物半導体に関する研究開発の経験

・電気的特性評価(I-V, C-V測定等)や、物性解析(SEM, TEM, EDX等)の経験

・統計解析ソフト(Spotfire, JMP等)やデータ処理(Python, VBA等)の活用経験

・新規材料(金属酸化物、新電極材料、強誘電体など)の取り扱い経験 【学歴】 大卒以上

勤務時間

公式情報あり

勤務時間 :8時30分~17時15分(

※休憩時間60分、フレックスタイム制)

・休日・休暇 :年間休日125日(2026年度)、完全週休2日制(土日)、 祝日、GW、夏季、年末年始、有給休暇、赴任休暇、介護休暇、 妊娠保護休暇、看護等休暇等

・諸手当:次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅

待遇・福利厚生

公式情報あり

諸手当:次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当等

・寮・社宅:独身寮、単身寮、家族社宅

・その他:昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、 在宅勤務制度、財形貯蓄制度、企業年金制度、従業員持株制度、健康保険、雇用保険、労災保険等

※管理職採用の場合、年俸制

休日・休暇

公式情報あり

休日・休暇 :年間休日125日(2026年度)、完全週休2日制(土日)、 祝日、GW、夏季、年末年始、有給休暇、赴任休暇、介護休暇、 妊娠保護休暇、看護等休暇等

・諸手当:次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当等

・寮・社宅:独身寮、単身寮、家族社宅

・その他:昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、 在宅勤務制度、財形貯蓄制度、企業年

求人情報

求人名
新規3Dメモリインテグレーション技術開発
会社名
キオクシア
半導体直接関連度
A:半導体直接職
職種カテゴリ
プロセス / デバイス
勤務地
三重県
都道府県
三重県
市区町村
四日市
拠点・事業所
四日市工場
地域区分
中部
公式記載の勤務地
三重県四日市 (四日市工場) / 三重県四日市市
勤務地確認
通常
採用区分
中途
雇用形態
正社員
給与
年収 550万円〜1,260万円
公式給与記載
給与:月給33.3万~80万円(想定年収 550万~1260万円) ※上記の下限は初任給(学卒新人)です
求人取得日
2026/06/13
最終監査日
2026/07/17
掲載状態
募集中
公式募集要項
掲載元を開く
公式応募ページ
応募ページを開く

5軸分類

企業カテゴリ
メモリ
職種ファミリー
プロセス / デバイス
具体職種
設計エンジニア
対象製品
半導体ウェーハ
関連工程・技術
工程未分類
半導体直接関連度
A:半導体直接職
関連職種
プロセス / デバイス / 設計エンジニア
関連工程
工程未分類
関連技術
未分類
勤務地エリア
中部

一部分類項目は未確認です。公式募集要項と確認根拠を併せて確認してください。

半導体直接関連度の判定根拠

A:半導体直接職 — 半導体のデバイス・設計・工程・製造・装置・材料・検査・実装を直接担う仕事

判定の確度:A-high(対象・技術行為・成果物が求人票内で直接一致)

】 成膜・リソグラフィー・エッチングなどを担当するユニットプロセス開発部門のエンジニアと密接に連携しながら、酸化物半導体を用いた新規3Dメモリの電気特性を評価するためのロット試作フローを構築していただきます。その環境を用いて、デバイス検討ロットの試作、電気特性評価、不良解析のサイクルを回し、プロセスフローの改善やプロセス条件の最適化を進めてデバイスの完成度を高める業務を担当していただきます。

類似求人