ソース/ドレインエピタキシーと歪み工学
epi は所定の厚さまで成長しているのに、drive current（駆動電流）が伸び悩み、contact resistance（接触抵抗）だけが高い側へ振れる。source/drain epitaxy でこの食い違いが出たとき、原因は成長レシピよりも手前の cavity 形状と表面状態にあります。なぜ成膜の話が cavity と洗浄の話になるのか、ここが成膜だけで切り出したときに抜ける点です。
source/drain epitaxy とは、トランジスタの source/drain 領域へ選択的に結晶膜を成長させ、電流経路、応力、接触条件を同時に作り込む工程 です。GAA では cavity 形状、preclean、epi 材料、contact landing が一本の鎖になり、cavity の削れ方が epi の埋まり方と接触面積の上限まで持ち越されます。以下では、この鎖のどこで応力、抵抗、接触面積が決まるのかを FinFET と GAA nanosheet で対比し、量産で先に測る指標まで順に追います。
まず工程の位置を特定する
Section titled “まず工程の位置を特定する”source/drain epitaxy は、前工程の中でも次の連鎖で分類すると分かりやすくなります。
| 工程 | ここで選定するもの | 次工程へ渡す上限 |
|---|---|---|
| inner spacer / cavity 設計 | source/drain が入る空間、ゲートとの距離 | access resistance、寄生容量、epi の埋まり方 |
| cavity etch | 側壁角度、底形状、残渣量、結晶面 | void、facet、nanosheet-to-epi contact |
| preclean | native oxide、carbon、再汚染 | 界面欠陥、核生成、epi-substrate 界面品質 |
| selective epitaxy | 材料、厚さ、in-situ dopant、応力 | drive current、sheet resistance、接触面積 |
| anneal / contact 形成 | 活性化、界面反応、silicide / contact metal | contact resistivity、leakage、熱履歴 |
epi の成長条件を詰めれば、この鎖は足りるのでしょうか。
実際には cavity がどう削れているか と 前工程で何を除去したか が、成長膜の欠陥密度と接触抵抗へ直結します。
図1のとおり、GAA の source/drain epi は、シート端面、inner spacer、誘電体に囲まれた狭い cavity の中で成長し、上面がそのまま contact landing になります。この位置関係のため、inner spacer と cavity の設計で確保した空間が、epi の埋まり方と接触面積の上限になります。
1. なぜ source/drain を成長させるのか
Section titled “1. なぜ source/drain を成長させるのか”ASM の epitaxy 解説 が示す通り、先端トランジスタの epitaxy では Si、SiGe、P を含む Si 系材料を使って source/drain 形成 と strain engineering を同時に進めます。
ここでの目的は、体積の確保と同時に、応力と抵抗まで同じ工程で作り込むことにあります。
| 目的 | 代表的な材料の考え方 | 先に変えたい特性 | 量産で先に測る指標 |
|---|---|---|---|
| PMOS の drive current を引き上げる | 圧縮応力を入れやすい SiGe 系 | hole mobility、drive current | epi 形状、facet、接触面積 |
| NMOS の source/drain 抵抗を下げる | 高濃度 in-situ doping を入れた Si 系 | sheet resistance、access resistance | active dopant、欠陥密度、均一性 |
| contact landing を確保する | raised / recessed source-drain 形状を設計する | contact resistance、界面安定性 | landing 面積、topography、overlay 余裕 |
この工程の本質は、機械的な応力を入れる工程 と 電流を流す経路を作る工程 が同じモジュールで結合している点にあります。
そのため材料選定と形状制御は、性能指標と量産再現性の両方を左右します。
2. selective epitaxy は何が selective なのか
Section titled “2. selective epitaxy は何が selective なのか”ASM の epitaxy ページは、同ページで、selective epitaxy を あらかじめ指定したシリコン露出部だけに結晶成長させ、誘電体上では成長を抑える技術 と示しています。
この selective は工程名であると同時に、量産で守るべき条件そのものを指します。
| 守る条件 | 崩れたときの不具合 | どこに響くか |
|---|---|---|
| 誘電体上の核生成を抑える | ブリッジ、粒子、不要堆積 | leakage、後続 contact 形成 |
| cavity の底と側壁で成長速度をそろえる | pinch-off、void、facet 暴れ | access resistance、接触面積ばらつき |
| in-situ dopant を所定範囲へ収める | source/drain 抵抗ばらつき | drive current、しきい値近傍のばらつき |
| exposed Si の結晶面を維持する | 界面欠陥、欠陥伝播 | mobility、contact resistivity、歩留まり |
FinFET 世代でも raised source/drain は重要でしたが、GAA では cavity が狭くなり、周囲が誘電体と inner spacer に囲まれるため、この selective 条件がさらに厳しくなります。
3. preclean は epi の前置きではなく、epi モジュールの一部
Section titled “3. preclean は epi の前置きではなく、epi モジュールの一部”ASM Previum は、defect-free な epitaxial film deposition には native oxide と carbon contamination の除去が必要で、これらが残ると lattice alignment と atomic bonding を阻害すると示しています。
preclean は成膜前の掃除と受け取られやすいのですが、実際には 結晶成長の初期条件を選定する工程 です。洗浄条件と成長条件を混同すると、欠陥密度が上がった原因を epi 材料と表面状態のどちらへ返せばよいのか切り分けられなくなります。
Applied Materials の Centura Prime Epi も、pre-clean を真空一体化して HF dip 後の queue time と 界面汚染 を下げる設計を打ち出しています。
この一体化が重要になるのは、source/drain epi では どの材料を成長させるか より前に どの表面状態から成長を始めるか が、結晶欠陥と界面抵抗を大きく左右するからです。
ここで先に測るべき項目は次の通りです。
| 前工程で測る項目 | なぜ必要か |
|---|---|
| native oxide removal の均一性 | 核生成遅れと界面欠陥を防ぐため |
| carbon / oxygen の残留量 | epi-substrate 界面抵抗と結晶欠陥を抑えるため |
| queue time の管理 | 再酸化と再汚染を防ぐため |
| fragile dielectric への選択性 | spacer や low-k 系材料を健全なまま残すため |
4. GAA で難度が上がる理由
Section titled “4. GAA で難度が上がる理由”imec の nanosheet 解説 は、GAA では inner spacer、modified source/drain epitaxy、replacement metal gate などが量産難所になると分類しています。
さらに Applied Materials の Sym3 Z Magnum Etch は、GAA の source/drain cavity で vertical sidewalls、uniform dimensions、rectangular bottoms が必要で、それが void-free epitaxy と nanosheet-to-epi contact を支えると示しています。
図2のとおり、void の有無と nanosheet-to-epi contact の面積を左右するのは cavity の側壁角度と底形状です。表面に残った native oxide と carbon は、核生成と epi-substrate 界面の品質へ影響します。
この二つを同じ症状へまとめると、void が出たときに cavity etch と preclean のどちらへ測定結果を返すのか切り分けられなくなります。
imec と Applied Materials の記述を重ねると、GAA で難度が上がるのは チャネルを包む構造 に続く工程群です。
本当に厳しいのは、stacked channel の横で cavity 形状をそろえ、その中へ欠陥を増やさず epi を成長させ、接触面積まで確保すること です。
| 判定条件 | FinFET | GAA nanosheet |
|---|---|---|
| cavity の開口 | fin 横の比較的単純な recess | 複数シート脇の狭い cavity |
| epi の役割 | stressor と raised S/D | stressor、nanosheet-to-epi contact、contact landing |
| 支配的な難所 | facet control、欠陥管理 | void-free fill、orientation 依存、access resistance ばらつき |
| 後工程への影響 | silicide / contact の均一性 | contact、self-heating、BSPDN 時代の抵抗上限 |
上の表は、cavity 形状、epi の役割、後工程への影響を FinFET と GAA nanosheet で対比しています。
recessed source/drain と raised source/drain の違いも、この工程差と上限差として読めます。
5. 歪み工学と contact resistance は同じ鎖の中にある
Section titled “5. 歪み工学と contact resistance は同じ鎖の中にある”source/drain epi を drive current のための歪み工程 だけで示すと、接触抵抗の採否条件が抜け落ちます。
一方で contact resistance のための体積確保 だけで示すと、SiGe 系と Si 系を選び分ける理由が消えます。
実際には、次の 3 点が同時に決まります。
- どの応力をチャネルへ入れるか
- source/drain の電流経路をどこまで太くできるか
- contact metal が落ちる landing 面をどこまで確保できるか
このため、source/drain epi は 歪み工学 と access resistance 制御 を分けて採否条件を書きにくい工程です。
熱工程・アニールと thermal budget で触れたように、後段の熱履歴は active dopant、界面反応、contact resistance に響きます。
さらに GAA量産で inner spacer と contact resistance が上限になる理由 と合わせると、inner spacer -> cavity -> epi -> contact が一本の access module として並びます。
6. 量産で先に突き合わせる指標
Section titled “6. 量産で先に突き合わせる指標”このテーマを 高性能化の一般論 だけで示すと、何を測ればよいか分からなくなります。
量産判断では、次の指標を最初に測ります。
| 指標 | 何を測るか | 崩れたときの症状 |
|---|---|---|
| selectivity | exposed Si 上だけで成長しているか | 誘電体上の不要堆積、ブリッジ |
| epi 厚さ / 体積の均一性 | 電流経路と接触面積がそろっているか | drive current と contact resistance のばらつき |
| defect density | 結晶品質が所定範囲か | leakage、信頼性低下 |
| active dopant / sheet resistance | source/drain 抵抗が目的通りか | access resistance 増加 |
| facet / cavity fill 状態 | void-free で埋まっているか | nanosheet-to-epi contact 悪化 |
| contact resistivity | epi の後段まで含めて抵抗が下がっているか | transistor 性能が配線到達前に頭打ちになる |
| within-wafer / wafer-to-wafer uniformity | HVM で再現できるか | lot 間ばらつき、歩留まり低下 |
7. このテーマから次に広げるべき判定条件
Section titled “7. このテーマから次に広げるべき判定条件”このページの続きは、次の 3 本で追えます。
- cavity の作り方を追うなら エッチング
- 再酸化と queue time を切り分けるなら 洗浄・表面前工程・再汚染管理
- epi の後で何を活性化し、どこまで熱を許せるかを分類するなら 熱工程・アニールと thermal budget
この 3 本をたどると、source/drain epitaxy は 表面状態・欠陥・接触条件 まで含んだ integration 側の判定条件になります。
source/drain epitaxy は、選択成長で source/drain の材料と形状を作る工程 であると同時に、歪み工学、抵抗、接触条件をまとめて選定する工程 です。
GAA 世代では cavity がさらに狭くなり、inner spacer と contact までの距離も短くなるため、preclean、selectivity、void-free fill、contact landing を同じ鎖として分類する必要があります。
この鎖は、プロセス担当が cavity etch と preclean のレシピを振るとき、設計側が access resistance と寄生容量の上限を書くとき、検査担当が void と界面欠陥の症状を前段工程へ返すときに使う判定条件です。次に比べる軸は、epi の後段でどこまで熱を許せるかです。熱工程・アニールと thermal budget の active dopant と界面反応の条件を、この記事の contact resistivity と同じ表に載せると、access module 全体の上限を一枚で比べられます。
- 酸化・成膜・薄膜形成
- エッチング
- 洗浄・表面前工程・再汚染管理
- 熱工程・アニールと thermal budget
- GAA量産で inner spacer と contact resistance が上限になる理由
- Backside Power Delivery とは何か