GAA量産で inner spacer と contact resistance が上限になる理由

GAA nanosheet は、ゲートがチャネルを包む構造で短チャネル制御を改善します。ところが量産ラインでは、inner spacer の seam、S/D cavity の形状崩れ、contact の高抵抗のどれか一つで drive current と path delay が悪化し、ゲートで得た利得が回路性能に届く前に消えます。gate 断面だけで GAA を判断すると、量産上限の所在を取り違えます。

inner spacer とは、nanosheet 積層の端で gate と source/drain のあいだに入る追加の誘電体で、両者を絶縁して寄生容量を下げる部材です。contact resistance（接触抵抗）とは、source/drain と contact metal の接触面で電流が受ける抵抗で、接触面積が縮むほど寄生成分の中で支配的になります。この記事では、inner spacer から S/D cavity、epitaxy、contact metal までの access region（電流の出入り口）を工程順に分解し、GAA の量産上限がどの工程モジュールにあるかを切り分けられるようにします。

2026-04-23時点。
imec の nanosheet 解説では、nanosheet では inner spacer が gate と source/drain を絶縁して寄生容量を下げる追加誘電体であり、しかも nanosheet フローの中で最も複雑な工程モジュールの一つだと分類されています。
一方で imec の contact resistance 解説は、微細化で source/drain contact resistance が支配的な寄生成分になりやすく、先端ノードでは ultralow contact resistivity が必要だと示しています。
GAA では、短チャネル制御を改善すること と 電流を低損失で出し入れすること を別々の採否条件として比べると、量産上限の所在を取り違えます。

access regionの工程比較

01 / access region はどこか

図1　GAA の電流は contact metal → S/D epi → nanosheet → S/D epi → contact metal の順に通り、inner spacer は各 nanosheet の端で gate と S/D を絶縁します。gate が包む channel の外側にあるこの access region のどこか一か所が高抵抗になると、gate で得た利得は series resistance と path delay で相殺されます。

図1 のとおり、GAA の電流は gate が包む nanosheet の外側にある S/D epitaxy と contact metal を必ず通ります。inner spacer は各 nanosheet の端で gate と S/D を絶縁して寄生容量を下げる一方、その埋め方は S/D cavity の形と contact の出発条件を左右します。次の表は、この access region を 4 つの工程モジュールに分け、先に測る物理量と量産で先に出やすい不具合を比べたものです。

工程モジュール	先に測る物理量	量産で先に出やすい不具合	主に悪化する電気特性
inner spacer gapfill	lateral recess 長、seam の有無、etch selectivity	漏れ経路、寄生容量ばらつき	parasitic capacitance、off-state leakage
S/D cavity と epitaxy	sidewall angle、bottom shape、void の有無	epi 欠陥、contact landing 面積不足	drive current、series resistance
nanosheet 表面加工	roughness、残渣、界面欠陥	mobility 低下、ばらつき増加	electron mobility、Vt variability
contact metal	contact resistivity、selectivity、landing area	接触抵抗上昇、局所発熱	contact resistance、path delay

GAA の量産判断は gate を作れるか だけでなく、access region をどこまで低抵抗かつ低ばらつきで構成できるか で決まります。

なぜ inner spacer が gate-to-S/D 分離を選定するのか

imec の解説が示すように、inner spacer は Si/SiGe 積層の外側を lateral etch で recess して小さな空間を作り、そこへ誘電体を埋めて形成します。
inner spacer の役割は、絶縁を含めて少なくとも次の 3 つあります。

gate と source/drain の距離を lateral recess 長で規定する
近すぎると parasitic capacitance が増え、遠すぎると series resistance と footprint が苦しくなります。
source/drain epitaxy のための空間を作る
後段の cavity 形状や epi 量が崩れると、drive current とばらつきに跳ね返ります。
後工程の contact module の出発条件を形づくる
ここで seam やリーク経路を作ると、contact metal を改善しても access resistance と漏れ電流の両方が悪化します。

ここから先は複数ソースを踏まえた分類ですが、GAA の access region は inner spacer -> S/D cavity -> epitaxy -> silicide / contact metal -> local interconnect という連鎖で分類した方が実務に近いです。
どこか 1 か所だけを改善しても、次のモジュールが律速ならトランジスタ性能は回路性能の手前で頭打ちになります。

量産で上限になりやすい4項目

02 / 上限はどのモジュールで出るか

図2　量産上限は 4 つのモジュールのどれからでも出ます。inner spacer の seam は寄生容量と漏れ電流、S/D cavity の void と landing 面積不足は drive current と series resistance、表面の roughness は mobility と Vt ばらつき、contact resistivity の上昇は contact resistance と path delay を悪化させ、1 か所でも律速なら gate の利得は回路性能の手前で相殺されます。

図2 の 4 段は次の表の行と同じ順です。左の 2 段（inner spacer gapfill と S/D cavity）は幾何の課題、3 段目（表面加工）は材料界面の課題、4 段目（contact metal）は材料と接触面の課題で、各段の不具合は次の段の出発条件を悪化させます。だから量産判断では 4 段を同じ表で比べます。

壁	何が難しいか	量産での意味
inner spacer gapfill	狭い空間で clogging や seam が出る	漏れ、ばらつき、後工程マージン悪化
S/D cavity etch	側壁、底形状、深さ均一性をそろえる必要がある	epitaxy 品質と nanosheet-to-epi contact が崩れる
nanosheet 表面	roughness や contamination が mobility を削る	GAA の electrostatics 改善が drive current の利得に変換される前に失われる
contact metal	接点面積が小さく W では抵抗が苦しくなる	transistor と配線網の間の導通経路がボトルネック化

各工程モジュールは、公開一次情報の中で独立した注力テーマに分類されています。

inner spacer gapfill

inner spacer gapfill では、狭い lateral gap の埋め方が寄生容量と量産再現性を左右します。Tokyo Electron の IR Day 2025 資料では、Episode 1: Inner Spacer Formation - Lateral Gapfill として、45nm 未満のギャップで conformal thin film deposition による clogging と lateral gap の seam を課題に挙げています。
TEL はこれに対して、sidewall 側を薄く付けることと seamless lateral gapfill を解として示しており、inner spacer は材料選択に加えて 埋め方そのもの が量産の課題になります。

S/D cavity と epitaxy

Applied Materials の Sym3 Z Magnum ページは、GAA の S/D cavity では vertical sidewalls、uniform dimensions、rectangular bottoms が必要で、それが void-free epitaxy と nanosheet-to-epi contact の最大化に直結すると示しています。
S/D cavity のエッチは削る工程であると同時に、後段の接触抵抗と drive current を左右する幾何制御 です。

nanosheet 表面加工

Applied Materials の 2026 年発表では、Viva による pure radical treatment で GAA nanosheet 表面を atomic-level precision で平滑化し、electron mobility を押し上げると示しています。
GAA ではチャネルを細く積層しているため、表面ダメージや roughness がそのまま性能損失に変わりやすくなります。
inner spacer と cavity が幾何の問題 なら、こちらは 材料界面の問題 です。

contact metal

同じ Applied の発表は、2nm-class GAA の量産立ち上がりに合わせて、W transistor contacts を Mo へ置き換える Spectral ALD を打ち出し、critical contact resistance を現行 selective W benchmark 比で最大 15% 低減できるとしています。
Applied の発表では、Mo を BEOL の遠い将来材料 としてより先に、トランジスタと銅配線網の間の最小の導通経路 の抵抗を下げる front-end 側のテーマに組み込んでいます。

contact resistance が drive current と path delay を上限しやすい理由

imec の 2019 年解説は、14nm 世代以降で source/drain contact resistance が major performance killer になり、将来ノードでは 2x10^-9 Ωcm² を下回る ultralow contact resistivity が必要だと述べています。
さらに imec の 2017 年プレスリリースでも、contact area が小さくなるほど接触抵抗が支配的な寄生要因になりやすいことが強調されています。

上限は電流経路にあります。
GAA が electrostatics を高めても、電流の出入り口が細く高抵抗なら、その利得は series resistance と path delay の増加で相殺されます。だから GAA = gate の話 だけでなく、GAA = contact engineering の話 でもあります。

よくある誤解として、GAA の性能はゲートがチャネルを包む構造で決まると受け取られやすいが、実際には図1 の access region のどこか一か所が高抵抗になった時点で、gate で得た利得は回路性能の手前で相殺されます。imec の 2 つの資料が示すのは、この相殺が先端ノードほど contact 側で起きやすいという点です。

各社はどの工程モジュールを改善しているか

会社別の公開情報は、access resistance を下げる工程モジュールが inner spacer、nanosheet surface、power delivery に異なることを示します。

公開source	注力工程	判断材料
TEL IR Day 2025 (source)	inner spacer lateral gapfill、contact formation	GAA / BSPDN 時代の成長テーマとして並ぶ
Applied Materials transistor and wiring innovations (source)	nanosheet surface、S/D cavity、Mo contact	`GAA transistor を実現するプロセス群` として提示される
Intel 18A process page (source)	RibbonFET、PowerVia	デバイス構造と電源・配線の同時最適化が量産テーマになる

この 3 社の公開情報を合わせると、inner spacer / cavity / contact / power delivery は、angstrom era の access resistance 問題を工程別に分けた一続きのテーマとして分類可能です。

設計判断で切り分ける判定条件

GAA の速度は access region まで含めて決まる

速度を上げる余地は増えますが、それは チャネル制御が改善する という初期段階までの話です。
実際の速度は、inner spacer、epi、contact、配線抵抗まで含めて決まります。

backside power delivery と接触抵抗

Backside Power Delivery は IR drop や配線混雑の改善には寄与しますが、トランジスタ直近の S/D contact が高抵抗のままなら access bottleneck が性能を制限します。
むしろ GAA + backside power の時代ほど、トランジスタ直近の contact と局所配線の品質が性能差として目立ちます。

Mo contact の導入範囲

Mo contact を量産へ広げるには、成膜 selectivity、界面品質、前工程、CMP、欠陥、量産均一性をまとめて再設計する必要があります。
工程別の判定項目は Mo contact と selective deposition の量産条件に分け、従来 W、selective W、selective Mo の差を工程ごとに並べています。
BEOLメタライゼーション：Cu・Wの限界とMo/Ruの位置づけと比べると、front-end contact と BEOL metallization の分担を工程帯ごとに切り分けられます。

開発判断の判定順序

GAA の改善テーマは、次の工程順で読み取れます。

inner spacer gapfill で seam と leakage を抑えられているか
S/D cavity profile が epi 成長と contact landing を両立できる形になっているか
surface treatment が nanosheet mobility を保てているか
contact metal / silicide が access resistance を下げられているか
その結果を DTCO と Backside Power Delivery の配線・電源設計へどう反映するか

この順序に沿えば、GAA を gate 断面だけの図から、量産判断に必要な工程分解へ広げて比べられます。

この工程分解は、設計担当が DTCO（design-technology co-optimization、設計と工程の同時最適化）で cell の速度目標を contact と配線の抵抗まで含めて見積もる場面、プロセス担当が inner spacer gapfill や S/D cavity etch の条件を epi 品質と contact landing から逆算する場面、解析担当が drive current 不足の原因を gate 側か access region 側かに切り分ける場面で使います。次に比べる軸は、front-end contact と BEOL metallization の分担（BEOLメタライゼーション）と、従来 W・selective W・selective Mo の工程差（Mo contact と selective deposition の量産条件）です。