インメモリ演算とは
インメモリ演算とは、メモリの中で計算まで済ませてしまう仕組みです。 ルネサス エレクトロニクスは、メモリ回路の内側でデータを読み出す動作の最中に積和演算まで終わらせる構成をProcessing-in-Memory（PIM）と呼び、AI技術の一つとして近年注目されているとしています。
計算機は、数をしまう場所（メモリ）と、計算する場所（演算回路）を別々に持っています。この2つをどれだけ離すかで、性能も消費電力も上下します。以下の構造の区分は、NEDOの注釈によるものです。
NEDOは、演算回路から離れた場所に、プログラムとデータを収めたメモリを置く構造を「ファーメモリ・コンピューティング構造」と呼んでいます。大容量メモリを載せられること、種類の違うメモリを並べられること、1つのメモリを複数のモジュールで使い回せることが利点だとしています。同時に、この構造ではメモリと演算器を結ぶバス（配線）が要になり、そこが高性能化と低消費電力化を阻むボトルネックになるという欠点を抱えているとしています。
対して、演算回路のすぐそばまでメモリを寄せた構造を「ニアメモリ・コンピューティング構造」と呼び、メモリへの読み書きがシステムの性能を頭打ちにする問題を解けるとしています。NEDOは、これをイン・メモリ・コンピューティング（In Memory Computing、IMC）構造とも言う、と記しています。
距離の問題です。
ルネサスのDRP-AIホワイトペーパーも、同じ方向を向いた記述をしています。同社はAIアクセラレータの電力を、巨大な行列演算に使う分と、アクセラレータの内側および外部メモリとのあいだでデータを動かすのに使う分とに分けたうえで、後者の成分が大きくなってきているとしています。運ぶこと自体が電力を使うため、運ぶ距離を縮めた分が消費電力に返ってきます。
読み出しの途中で、足し算まで済ませます
Section titled “読み出しの途中で、足し算まで済ませます”ルネサスの2019年のニュースリリースは、PIMの中身を具体的に記しています。
PIMを適用したメモリでは、記憶している値を、ビット線に流れる電流の大きさから読み取るとしています。この電流を正確に測るにはアナログデジタル変換器（A/Dコンバータ）を使うのが有効な一方で、消費電力が上がりチップの面積も膨らむという課題が出てきます。そこで同社は、A/Dコンバータを避け、コンパレータ（1ビットセンスアンプ）と、流す電流を思いどおりに調整できるレプリカセルとを組にした読み出し回路を作ったとしています。
電力の省き方も具体的です。同社は、ニューラルネットワークが動いている最中に活性化しているノード（ニューロン）が全体の1%程度にとどまるとしたうえで、この偏りを利用して、活性化していないノードでは読み出し回路そのものを休ませ、消費電力をさらに下げたとしています。
以下は、同社が試作チップについて公表した値です。3値SRAM構造のPIMを用いたAIアクセラレータを載せたテストチップで、8.8 TOPS/Wの電力効率を実証したとしています。手書き文字認識（MNIST）による評価で99%以上の認識率を保ったうえでの値だとしています。TOPS/Wは1Wの電力で可能な演算回数を表し、8.8 TOPS/Wは1Wの電力で8.8兆回の演算が可能な性能だと同社は注記しています。
記憶と演算を、1つの素子にまとめます
Section titled “記憶と演算を、1つの素子にまとめます”もう1つの道があります。メモリと演算器を別々に持つ代わりに、素子そのものへ両方の役目を負わせます。
NEDO、産業技術総合研究所、パナソニックセミコンダクターソリューションズ、北海道大学は、2018年にアナログ抵抗変化素子（Resistive Analog Neuro Device、RAND）を用いた脳型情報処理回路を発表しました。従来のAI半導体は、データを保存するメモリーと積和演算器の両方を必要としてきました。同リリースは、これに代えてRANDへデータ保存と積和演算の両方の機能をまとめた回路を開発したとしています。
RANDは、すでに製品として世に出ている不揮発性抵抗変化メモリー（ReRAM）と同じく金属／酸化物／金属を重ねた構造を持ち、電圧のパルスをかけるなどすると、酸化物を挟んだ電極どうしの抵抗が連続して変わっていく素子だと注記されています。
重みを、抵抗値そのものとして保存します。 同リリースは、学習の結果として決まるニューラルネットワークの重み値を、情報処理回路の抵抗値として保存すると記しています。
以下は同事業の試作結果です。線幅180ナノメートルで作ったRANDについては、30マイクロアンペアという振れ幅の中で、ほぼすべての素子を目標値から±2マイクロアンペアに収められたとしています。この回路による文字認識率は90%を超えたとしています。線幅40ナノメートルのテストチップでは、セルに流す電流を絞ることで、66.5 TOPS/Wという低消費電力動作を確かめたとしています。
ばらつきが、そのまま計算の誤差になります
Section titled “ばらつきが、そのまま計算の誤差になります”代償もあります。
ルネサスは、PIMが電力を大きく下げられる代わりに、製造のばらつきが演算の誤差を生む課題を抱えているとしています。ばらつきによってSRAMのビット線を流れる電流の値がずれ、その結果、記憶している値の読み取りが狂うためだとしています。以下の対策は、同社が自社の開発成果として発表している内容です。
同社は、SRAMの演算回路ブロックをチップの上へ多数並べておき、そのうち製造ばらつきの小さいブロックを選んで演算させる方式を作ったとしています。働いているノードがごく一部だという先ほどの偏りを使い、ばらつきの小さいブロックへ活性ニューロンを寄せて計算させることで、演算誤差をほとんど無視できるところまで下げられるとしています。
抵抗値で覚える方式にも、同じ性格の課題があります。NEDOの2018年のリリースは、多くの階調で学習データを保存できるかどうかが脳型情報処理回路の動作の鍵になるとし、重み値を何段階まで再現性よく書き分けられるかが深層学習の推論の出来を左右すると注記しています。
刻みの粗さが精度に響くという点で、この課題は量子化（AI推論）と地続きです。
製品では、まず近づけるところから始まっています
Section titled “製品では、まず近づけるところから始まっています”NEDO、東北大学、アイシンは2025年7月、磁気抵抗メモリ（MRAM）を大量に積んだ、エッジ向けの実証チップを発表しました。台湾積体電路製造（TSMC）のMRAM混載に対応した16nm FinFETプロセスを用い、MRAMマクロを32Mバイト載せ、アプリケーションプロセッサにArm Cortex-A53デュアルコアを組み合わせたとしています。
内部メモリと重みメモリの両方をMRAMでまかなうことで、ニアメモリ・コンピューティング構造を成り立たせたとしています。以下は、実証システムでの測定値です。電源を入れてからOSが立ち上がり、最初のAI処理を終えるまでに使うエネルギーは、従来技術の4.7624Jに対して開発技術が0.0942Jで、50倍以上の改善だとしています。OSの起動時間は従来技術の2535.3msに対して65.7msで、30分の1以下だとしています。
同じ言葉の指す範囲が、資料ごとに揺れます
Section titled “同じ言葉の指す範囲が、資料ごとに揺れます”ルネサスは、メモリ回路内で積和演算まで行う方式をPIMと呼びます。NEDOは、ニアメモリ・コンピューティング構造をイン・メモリ・コンピューティング構造とも言うとしています。
同じ言葉が、メモリ配列の中で演算する仕組みと、演算器のすぐ隣にメモリを配置する仕組みの両方を指すことがあります。複数の資料を並行して当たるときは、どちらの意味かを本文の記述から取るのが安全です。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”インメモリ演算とは何ですか？
ルネサス エレクトロニクスは、メモリ回路の内側でデータを読み出す動作の最中に積和演算まで終わらせる構成をProcessing-in-Memory（PIM）と呼び、AI技術の一つとして近年注目されているとしています。数をしまう場所と、計算する場所を重ねる仕組みです。
メモリの中で計算すると、なぜ電力が下がるのですか？
NEDOは、演算回路とメモリを離して置く構造では、両者をつなぐバス（配線）が高性能化と低消費電力化を阻むボトルネックになるとしています。ルネサスも、AIアクセラレータの消費電力について、行列演算による電力だけでなく内部および外部メモリのデータ移動による電力成分が大きくなってきているとしています。運ぶ距離を縮めた分が、消費電力に返ってきます。
ニアメモリとインメモリの使い分けはどうなっていますか？
NEDOは、演算回路のすぐそばまでメモリを寄せた構造をニアメモリ・コンピューティング構造と呼び、イン・メモリ・コンピューティング（IMC）構造とも言うとしています。一方でルネサスは、メモリ回路の中で積和演算まで行う方式をPIMと呼んでいます。資料ごとに指す範囲が広くも狭くもなりますので、本文の記述から範囲を取るのが安全です。
どのくらいの電力効率が報告されていますか？
ルネサスは、3値SRAM構造のPIMを用いたAIアクセラレータのテストチップで8.8 TOPS/Wを実証したとしています。NEDO、産業技術総合研究所、パナソニックセミコンダクターソリューションズ、北海道大学は、アナログ抵抗変化素子を用いた線幅40ナノメートルのテストチップで66.5 TOPS/Wを確かめたとしています。いずれも試作段階の公表値です。
どんな代償がありますか？
製造のばらつきです。ルネサスは、PIMが電力を大きく下げられる代わりに、製造のばらつきでSRAMのビット線を流れる電流の値がずれ、記憶している値の読み取りが狂う課題を抱えているとしています。同社は、ばらつきの小さい演算回路ブロックを選んで計算させる方式で、この誤差を抑えたとしています。
積和演算とは何ですか？
掛け算と足し算を繰り返す計算です。電子情報通信学会の公開知識ベースは、ニューラルネットワークLSIが、ニューロンの働きを、単純な積和演算と、それに続く非線形の変換との組み合わせで作る方式だとしています。NEDOは、入力値の重要性や貢献度を数値化したものを重みと呼び、それを格納するメモリを重みメモリと呼んでいます。
製品にはもう入っているのですか？
NEDO、東北大学、アイシンは2025年7月、磁気抵抗メモリ（MRAM）を32Mバイト内蔵した実証チップを発表し、内部メモリと重みメモリの両方をMRAMでまかなうことでニアメモリ・コンピューティング構造を成り立たせたとしています。実証システムでの測定として、電源を入れてから最初のAI処理を終えるまでのエネルギー効率が従来比50倍以上、OSの起動時間が30分の1以下だとしています。実証段階の値です。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 量子化（AI推論）とは ── 運ぶデータそのものを小さくする側
- メモリ階層とは ── 距離を段で埋めてきた従来の答え
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- ルネサス エレクトロニクス ニュースリリース「次世代AIチップに向けて、新たなProcessing-in-Memory 技術を開発、AI処理実効性能で8.8 TOPS/Wを実証」2019年6月13日（2026年8月30日にリンク生存を実測、200）── PIMがメモリ回路の内側でデータを読み出す動作の最中に積和演算まで終わらせる構成であること、記憶している値をビット線に流れる電流の大きさから読み取ること、A/Dコンバータの代わりにコンパレータとレプリカセルを組にした読み出し回路を開発したこと、働いているノードが1%程度であることを活かして働いていないノードの読み出し回路を止めたこと、製造のばらつきでビット線電流の値がずれ読み取りが狂うこと、ばらつきの小さいSRAM演算回路ブロックへ活性ニューロンを寄せて計算させる方式を開発したこと、テストチップで8.8 TOPS/Wを実証しMNISTで99%以上の認識率を保ったこと、TOPS/Wの意味。試作チップの数値と「世界最高クラス」という表現は、いずれも同社が自社の成果として発表しているものです
- NEDO ニュースリリース「世界最高水準の低消費電力化を実現するAI半導体向け「脳型情報処理回路」を開発」2018年6月18日（2026年8月30日にリンク生存を実測、200）── 産業技術総合研究所、パナソニックセミコンダクターソリューションズ、北海道大学との共同成果として、データ保存用メモリーと積和演算器が必要な従来方式に代わりRANDでデータ保存機能と積和演算機能を一体化したこと、RANDがReRAMと同じ金属／酸化物／金属積層構造からなり金属電極間の抵抗が連続的に変化する素子であること、重み値を情報処理回路の抵抗値として保存すること、再現性よく保存できる重み値の階調数が推論性能に影響すること、線幅180nmのRANDで30マイクロアンペアのダイナミックレンジに対しほぼ全てのデータが目標値の±2マイクロアンペア以内に設定できたこと、文字認識率が90%を超えたこと、線幅40nmのテストチップで66.5 TOPS/Wを確かめたこと。数値はいずれも同事業の試作結果です
- NEDO ニュースリリース「世界初、CMOS／スピントロニクス融合技術を活用したエッジAI向け実証チップの開発に成功しました」2025年7月7日（2026年8月30日にリンク生存を実測、200）── ファーメモリ・コンピューティング構造が演算回路とメモリを離れた位置に配置する構造でありバスがボトルネックになること、ニアメモリ・コンピューティング構造が演算回路とメモリを極限まで近傍に配置する構造でありイン・メモリ・コンピューティング構造とも言うこと、重みメモリの意味、東北大学とアイシンが16nm FinFETプロセスでMRAMマクロ32Mバイトを搭載しArm Cortex-A53デュアルコアを載せた実証チップを開発したこと、内部メモリと重みメモリにMRAMを用いてニアメモリ・コンピューティング構造を実現したこと、実証システムでの測定として従来技術4.7624Jに対し開発技術0.0942J、OS起動時間2535.3msに対し65.7msであったことを、この記事の根拠にしています
- ルネサス エレクトロニクス ホワイトペーパー「組み込みAI アクセレーター（DRP-AI）」2021年6月、公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── AIアクセラレータの電力に占める、データ移動の分が大きくなってきていることを、この記事の根拠にしています
- 電子情報通信学会『知識の森』10群9編6章「ニューラルネットワーク集積回路」公開PDF、ver.1/2019.5.30（2026年8月30日にリンク生存を実測、200、application/pdf）── ニューラルネットワークLSIが、ニューロンの働きを単純な積和演算と非線形の変換の組み合わせで作る方式であること、シナプス荷重の記憶方法として、固定の抵抗値の利用やEEPROMなど不揮発性メモリ素子の利用が挙げられていること。以上を、この記事の根拠にしています。なお、章の概要は2018年12月受領ですが、ここで引いた6-1節は2009年9月受領で、同資料自身が次節以降の解説を2009年時点の内容だと断っています