ROHM第5世代SiC MOSFET、高温オン抵抗をどこで比較するか
xEVのtraction inverterやAI server電源でSiC MOSFETを選ぶとき、data sheet先頭の室温RDS(on)（オン抵抗）だけを比べた表は、junction温度が上がった実機の導通損失を過小に見積もります。増えた導通損失はそのまま発熱へ加算されるため、同じinverterやpower supply unitでも、冷却、package、chip面積、switching lossを1つの採否表へ入れて比べ直す作業が要ります。
ROHM第5世代SiC MOSFETとは、ROHMの2026年4月21日公式発表が示した、同じ耐圧・同じchip sizeの条件でTj=175°C時のオン抵抗を従来の第4世代比で約30%低減したSiC MOSFETです。この記事では、その約30%という1つの数字を、xEV traction inverter、onboard charger、AI server / data center電源のどの採否項目へ入れて比べるかまで分けます。公式出典確認日は2026年7月4日です。
図1のように、同じ耐圧・同じchip sizeで比べた第4世代と第5世代の差は、高温RDS(on)の数値欄から、導通損失、冷却余裕、power densityの採否項目まで一続きで返ります。公開sourceから確定できる範囲は、Tj=175°Cのオン抵抗比、同じ耐圧・同じchip sizeという比較条件、bare die / discrete / moduleという製品形態と2026年7月のsample提供時期までです。顧客採用、出荷量、share順位、量産recipe、出荷前の判定条件（acceptance criteria）は公開sourceから確定できる範囲の外にあり、末尾の表の最終行に追加source側の追跡項目として残します。
高温RDS(on)を先に比べる理由
Section titled “高温RDS(on)を先に比べる理由”ROHMはSiC MOSFETについて、低オン抵抗だけでなく、高温、高周波、高耐圧でsiliconより有利な材料特性を掲げています。ROHMのSiC MOSFET公式ページは、SiC MOSFETがswitching時のtail currentをなくし、switching lossを下げること、低いオン抵抗と小さいchip sizeによりcapacitanceとgate chargeを減らせることを掲載しています。同ページはさらに、silicon deviceでは温度上昇でオン抵抗が2倍超になり得る一方、SiCではオン抵抗の増加が小さいと記載しています。
図2のように、温度を上げると3本の線は別々の高さに来ます。採否表へ最初に入れる項目は、この温度依存です。公式発表が数値を示すのはTj=175°C（junction温度175°C）の1点で、室温側の位置は区間のままです。図2の3本は室温側の起点をそろえて描いた模式で、室温の絶対値は各世代で別の数値欄になります。ROHMは、第5世代SiC MOSFETについて、構造改善と製造工程の最適化により、従来の第4世代製品と比べてTj=175°C時のオン抵抗を約30%低減したと発表しました。条件は、同じ耐圧、同じchip sizeです。したがって、採否表に残る数値欄は、製品世代の呼び方よりも、同じchip面積で高温時の導通損失をどこまで下げられるかになります。
同耐圧・同chip sizeの条件が採否表を作る
Section titled “同耐圧・同chip sizeの条件が採否表を作る”power deviceの比較では、オン抵抗の小ささと引き換えに動く項目が同じ表へ並びます。chipを大きくするとオン抵抗は下げやすくなりますが、capacitance、gate charge、cost、package面積、熱の逃げ方が同時に動きます。耐圧を変えれば、同じ回路での余裕も動きます。
ROHM発表の条件は、同じ耐圧、同じchip sizeです。高温時のRDS(on)差は、chip面積を増やした結果と切り離し、構造改善と製造工程の最適化による差として採否表に入ります。公開sourceに載る範囲は、構造改善と製造工程の最適化という記述までで、細かなcell構造、implant条件、gate oxide条件、anneal条件の数値は公式発表の外にあります。この記事は、公式発表にある「高温オン抵抗」「同耐圧」「同chip size」を採否表へ残し、工程recipeの補完は追加sourceの担当にします。
よく生じる誤解は、約30%という数字を、あらゆる温度、あらゆる型番、あらゆる回路条件で成り立つ損失低減として一般化することです。実際に公式発表が示した条件は、Tj=175°Cという接合温度の1点、同じ耐圧・同じchip sizeという比較条件、そして従来の第4世代を基準にした相対値です。室温での絶対値、型番ごとのRDS(on)-temperature curve、switching lossを含む合計損失は、それぞれ別の数値欄として追加sourceから拾います。
xEV inverterでは熱と出力密度へ返る
Section titled “xEV inverterでは熱と出力密度へ返る”traction inverterでは、batteryから来るDCをmotor向けの三相ACへ変換します。ROHM公式発表のTerminology欄は、traction inverterを、battery由来のDCを三相ACへ変換してtraction motorを駆動する回路として示しています。ここでSiC MOSFETのRDS(on)が高温で増えると、conduction lossが増え、module、cooling plate、heat sink、package抵抗の採否項目へ戻ります。
ROHMは、第5世代SiC MOSFETがxEV traction inverterなど高温用途でunitの小型化と出力向上に寄与すると掲げています。公開sourceから言えるのは、高温時のオン抵抗低減が、同じchip size条件で損失と発熱を下げ、inverterのpower densityを比べる材料になることまでです。顧客採用や車種採用は、この公式発表の範囲の先にある追跡項目として残します。
AI server電源ではRDS(on)、gate charge、冷却を同じ表に入れる
Section titled “AI server電源ではRDS(on)、gate charge、冷却を同じ表に入れる”ROHM公式発表は、AI serverやdata center向けpower suppliesも対象用途として挙げています。AI server電源では、high power density、converter efficiency、thermal design、board area、gate drive lossが同時に採否項目になります。SiC MOSFETの低いRDS(on)は導通損失を下げます。電源全体の損失が確定するのは、switching frequency、gate charge、capacitance、package thermal resistanceを同じ設計表へ入れた後です。
このため、ROHMの第5世代発表は、高温RDS(on)を入口にして、gate drive、switching loss、cooling、packageまで試験項目を広げる材料になります。ROHMのSiC Power Devices公式ページは、EcoSiCについて、wafer fabrication、process development、packaging、quality controlまで社内で開発する体制を掲載しています。これは、power deviceの採否がdie単体から製造、package、品質管理まで連続することを示す公式sourceです。
Sample提供時期と製品形態を分ける
Section titled “Sample提供時期と製品形態を分ける”ROHMは、第5世代SiC MOSFETのbare die businessを2025年に支援開始し、2026年3月に開発を完了し、2026年7月から第5世代SiC MOSFETを搭載したdiscrete devicesとmodulesのsample提供を始めると2026年4月21日の公式発表に掲載しています。source欄へ残す項目は、bare die、discrete、moduleという製品形態と、sample提供の時期です。
図3のように、公式発表が示す範囲は、製品形態と時期の2列です。一方で、量産採用、顧客名、納入台数、車載inverterでの搭載範囲、AI server電源での採用範囲は、この公式発表の外にある追跡項目です。この記事のDB metadataでも、source linkは公式発表とROHM公式製品ページに限り、customer adoption inferenceやmarket reactionは追加sourceの領域として残します。
公開sourceから次に突き合わせる項目
Section titled “公開sourceから次に突き合わせる項目”第5世代SiC MOSFETを追跡する次の公開sourceでは、次の項目を分けて比べます。
| 採否項目 | 今回の公式sourceにある範囲 | 追加sourceで突き合わせる項目 |
|---|---|---|
| 高温RDS(on) | Tj=175°Cで第4世代比約30%低減、同耐圧・同chip size | 個別型番のRDS(on)-temperature curve |
| switching loss | SiC MOSFET製品ページがtail current低減、capacitance、gate chargeに言及 | 第5世代型番ごとのQg、Ciss/Coss、double pulse条件 |
| thermal design | 高温用途で小型化・高出力化に寄与するとの記載 | package thermal resistance、module構造、cooling条件 |
| 製品形態 | bare die、discrete、module、2026年7月sample提供 | 型番、耐圧展開、package option、automotive grade範囲 |
| 用途 | xEV traction inverter、OBC、DC-DC converter、AI server/data center電源など | 個別application note、reference design、design simulation model |
| 採用実績と量産条件 | 構造改善と製造工程の最適化という記述と、2026年7月のsample提供開始まで | 顧客採用、出荷量、share順位、量産recipe、acceptance criteria |
この記事の結論は、ROHM第5世代SiC MOSFETを、単体性能の発表から採否表の数値欄へ移して追跡することです。高温RDS(on)を同耐圧・同chip sizeで比べられるため、traction inverterやAI server電源の採否表では、導通損失、switching loss、cooling、package、sample提供形態を分けて追跡対象にします。次の公式sourceでは、個別型番のtemperature curve、gate charge、package thermal data、module形態を比べ、第5世代SiC MOSFETの投入候補になる電源段をさらに絞ります。
この採否表を最初に使うのは、電源設計担当が型番候補を絞る場面、熱設計担当がcooling plateとheat sinkの容量を見積もる場面、製造技術がbare die、discrete、moduleのどの製品形態で受け入れるかを選ぶ場面です。次に比べる軸は、型番ごとのRDS(on)-temperature curveとQg、package thermal data、module形態の3つで、同じAI server電源段のGaNとの比較はRenesasのGaN電源半導体から始めます。