半導体後工程とは何か｜パッケージング・テスト・OSATを図で分類

最終更新日: 2026/07/02
出典方針: 公式資料・公開資料を優先
対象範囲: back-end / package-flow

半導体の後工程は、完成したチップを箱に入れる最後の作業ではありません。
ダイをどう切り出し、どう接続し、どう熱を外へ移し、どの段階で不良を停止するかを選定する工程群であり、製品の性能、消費電力、信頼性、コストを左右します。

標準パッケージでは外部接続と保護が中心になります。
一方、2.5D/3Dやチップレットでは、パッケージ自体が帯域、遅延、電力、歩留まり分割を設計する場になります。この記事では、従来の後工程、先端パッケージング、テスト、OSATを同じ地図で分類します。

半導体後工程の標準パッケージと先端パッケージの工程判定条件、テスト、フィードバック先を示した図 — 従来組立ではダイシング以降を後工程として分解可能です。一方、先端実装ではRDL、bump、薄化、temporary bond、interposer、stackingなどのウェーハレベル工程も性能と歩留まりに直結します。

最初に突き合わせる点

パッケージの役割は 電気接続、放熱、保護、実装形態 の四つに分ける。
後工程の起点は一枚岩ではない。従来組立ではダイシング以降、先端実装ではウェーハレベル工程まで含めて分解する。
標準パッケージは QFP、QFN、BGA、WLCSP、FCBGA などの器種地図から分類する。
先端パッケージングは別世界ではなく、標準パッケージの役割を高密度、多ダイ、高帯域へ拡張したもの。
テストは末尾だけではない。wafer probe、burn-in、中間検査、final testを組み合わせて損失を前段で停止する。
OSATは単なる外注先ではなく、assembly + testを担う実装分業の中核。

1. 後工程はどこからどこまでか

SEAJの後工程解説は、前工程後のウェーハをダイシングし、マウンティング、ワイヤーボンディング、モールド、バーンイン、製品検査へ進める従来フローを示しています。
Samsung Semiconductorのパッケージング工程解説も、ダイシング、die attach、ワイヤーボンディング、モールド、final testを初学者向けに分類しています。

SEAJとSamsungの従来フローだけを基準にして、先端実装を「ダイシング後だけ」の後工程に特定すると足りません。
TSMC 3DFabricのようなCoWoS / InFO / SoIC、Intel Foundryのpackagingに載るEMIB / Foverosでは、RDL、bump、interposer、bridge、wafer-level統合、3D stackingが性能と歩留まりを選定します。

したがって、このページでは後工程を二層に分けます。

分け方	起点の考え方	主な工程	向いている分類
従来組立	ダイシング以降	die attach、wire bond、mold、burn-in、final test	QFP、QFN、BGAなどの標準パッケージ
先端実装	ウェーハレベル工程まで含める	bump、RDL、薄化、temporary bond、interposer、stacking、中間検査	2.5D、fan-out、3D、chiplet、HBM

薄化、temporary bond、stackingの工程順は、3Dパッケージングの工程フローでさらに細かく分解しています。

2. パッケージの役割は四つある

パッケージは「外装」だけではありません。
新光電気工業の資料が分類するように、半導体パッケージはチップを守りながら、信号、電力、熱、実装形態を外部システムへ渡すための構造です。

役割	何をするか	比較軸	代表的な判定条件
電気接続	チップのI/Oを基板やモジュールへつなぐ	端子数、配線長、抵抗、容量、帯域	wire bond、flip chip、microbump、hybrid bonding
放熱	ダイの発熱を外部へ放散する	熱抵抗、熱拡散、lid、TIM、基板材料	AIアクセラレータ、車載SoC、HBM近接実装
保護	湿気、衝撃、応力、汚染から守る	封止樹脂、underfill、warpage、信頼性	mold、lid、underfill、thermal cycling
実装形態	プリント基板やモジュールへ載せやすい形にする	サイズ、端子ピッチ、実装歩留まり、コスト	QFP、QFN、BGA、WLCSP、FCBGA

標準パッケージでも先端パッケージでも、結局はこの四つの両立がテーマです。
先端パッケージングで増えるのは、四つの役割を一つのパッケージ内で高密度、多ダイ、高発熱、高帯域に広げる難しさです。

3. 標準パッケージの地図

標準パッケージを leadframe と package substrate だけで示すと、実務で出てくる器種名との接続が弱くなります。
まずは次の地図で、外形、端子、用途の違いを分類します。

パッケージ	ざっくりした形	強み	注意点
SOIC / QFP	側面にリードが出る	実装しやすく、検査もしやすい	端子数と小型化に限界がある
QFN	底面端子、リード露出が少ない	小型、低寄生、熱パッドを置きやすい	実装状態の外観突き合わせが難しい
BGA	底面にはんだボールを並べる	多ピン化と高密度実装に向く	X線検査や基板設計が重要になる
WLCSP	ウェーハレベルで端子形成し、ほぼチップサイズ	小型・薄型に強い	基板側応力や実装条件に敏感
FCBGA	flip chipで基板へ接続するBGA	高性能ロジック、放熱、多ピンに向く	substrate、warpage、熱設計の難度が上がる
SiP	複数部品を1パッケージにまとめる	小型モジュール化、機能統合	内部接続とテスト分割が難しくなる

Amkorの公開資料 Packaging Overview は、Leadframe、Laminate、Wafer Level、SiP、2.5D/3D TSVまでを器種群として並べています（source）。
この順で突き合わせると、標準パッケージから先端パッケージングへどこで条件が増えるかを比較可能です。

要求仕様に応じてQFP、QFN、BGA、WLCSP、FCBGA、SiP、Fan-Out、2.5D、3Dへ分類するパッケージ器種マップ — 標準パッケージは量産実績と実装容易性の基準面です。小型・薄型、高I/O、多ダイ統合の要求が増えるほど、WLCSP、FCBGA、SiP、Fan-Out、2.5D、3Dへ分類し、パッケージ側で帯域、熱、歩留まり分割を設計する比重が上がります。

4. 先端パッケージングで何が変化するか

先端パッケージングでは、パッケージ側でどこまで機能を再設計するかが標準パッケージとの差になります。

用語	役割	何が変化するか	関連ページ
package substrate	ダイとプリント基板の間をつなぐ基板	配線密度、反り、熱、電源供給が上限になる	工程別の装置と材料
interposer	複数ダイの間に高密度配線層を明記する	xPUとHBMのような近接接続を作る	先端パッケージングとは何か
RDL	再配線層でI/O位置を引き回す	fan-outやwafer-level packageの自由度を上げる	3Dパッケージングの工程フロー
bridge	ダイ間だけを短距離・高密度につなぐ	大きなinterposerを使わず帯域を稼ぐ	AMAT・Lam・TELの3D実装装置を比較する
HBM stack	メモリダイを縦方向に積む	AI/HPCで帯域と電力効率を改善する	先端パッケージングとは何か
hybrid bonding	金属接合と絶縁膜接合を同時に使う	microbumpより細かいピッチを狙う	Hybrid Bondingの基礎と量産判定条件

先端パッケージングでは、配線距離を短くし、I/O密度を上げ、熱を外へ移し、良品ダイだけを組み合わせ、製品コストを実現する必要があります。
つまり、先端パッケージは 複数ダイを並べる技術 ではなく、帯域、遅延、電力、歩留まりを同時に設計する技術です。

5. テストはなぜ途中にもあるのか

テストを「最後の検査」だけで示すと、先端パッケージの重要点が抜けます。
複数ダイを組み合わせるほど、組み立てる前にどこまで良品を選別できるか、途中で接続不良や反りを検出できるかがコストを左右するからです。

テスト段階	対象	主な目的	フィードバック先
wafer probe	ウェーハ上の各ダイ	known-good-die候補を選ぶ	前工程、設計、ウェーハマップ
burn-in	ダイまたはパッケージ	初期不良をあぶり出す	信頼性条件、材料、実装条件
中間検査	部分実装後の接続や形状	open、short、warpage、接続抵抗を早期検出	接続、alignment、substrate、underfill
final test	package device / module	出荷仕様、speed bin、温度条件へ当てはめる	顧客仕様、screening条件、工程フィードバック
system level test	実使用に近いボードやモジュール	組み合わせ後の異常を検出する	firmware、電源、熱、実装条件

簡易計算へ当てはめると、known good die（良品ダイ）候補を前段で選ぶほど、複数ダイ構成のパッケージ全体の成功率が残りやすくなります。次の式は実際の歩留まり式ではなく、複数ダイを組むほど事前選別が全体歩留まりを左右することを示す簡易式です。

def package_success(kgd_yield, dies, assembly=0.98, final=0.99):
    return (kgd_yield**dies) * assembly * final

for kgd in [0.95, 0.98, 0.99]:
    print(kgd, round(package_success(kgd, dies=4), 3))

4個のダイを組み合わせる例では、各ダイの良品確率が少し違うだけで、パッケージ全体の成功率が大きく変化します。
Intelのchiplet test資料やAmkorのTest Servicesが多段テストを重視するのは、組み立て後の損失を前段で抑えるためです。

詳しい工程順はテストと選別、不良のフィードバック先は歩留まりと欠陥管理で分けて読み取れます。

6. OSATは何を担うのか

OSATは Outsourced Semiconductor Assembly and Test の略です。
J-OSATの説明では、OSATを半導体のパッケージングとテストを受託する企業として示しています。

ただし、OSATは「後工程の外注先」という一言では足りません。
量産では、実装方法、材料、テスト条件、信頼性要求、装置能力、立ち上げ速度を同じ条件表で突き合わせます。多品種、短納期、高信頼の製品ほど、OSATの工程設計力は品質と供給に直結します。

プレイヤー	主な役割	後工程との関係
Fabless	製品仕様、設計、販売	パッケージ要件とテスト仕様を選定する
Foundry	前工程、先端実装プラットフォーム	wafer-level工程や先端パッケージを提供する場合がある
IDM	設計、前工程、後工程を社内で持つ場合がある	製品特性に合わせて統合最適化しやすい
OSAT	assembly + testの受託量産	パッケージ選定、量産条件、テスト、信頼性を支える
基板・材料メーカー	substrate、mold、underfill、lidなど	熱、反り、配線密度、信頼性の上限を選定する

会社分類を先に特定する場合は半導体業界にはどんな会社がある？会社一覧と役割分類が入口になります。

7. 実務ケースで分ける

後工程とパッケージングは、製品用途ごとに優先順位が変化します。
同じ「高性能化」でも、薄さ、帯域、温度範囲、信頼性、コストのどれを優先するかで選ぶ構造が変化します。

ケース	典型シナリオ	パッケージ側の判断材料
スマホ向けAP	薄さと電力を優先し、ロジックとメモリを近づけたい	fan-out、PoP、WLCSP、熱経路、基板厚
AIアクセラレータ	xPUとHBMを近接配置し、帯域と電力効率を詰めたい	2.5D interposer、CoWoS系、EMIB系、HBM stack
車載SoC	温度範囲、振動、長寿命、機能安全が厳しい	mold、underfill、thermal cycling、burn-in、信頼性試験
チップレットCPU / NPU	logic、I/O、cacheを別ノードで作り、再統合したい	bridge、interposer、良品ダイ、system level test、歩留まり分割
光電融合モジュール	電気配線だけでは帯域と電力が厳しい	光RDL、hybrid bonding、熱、alignment、材料信頼性

SEMICON Japanの先端パッケージング解説は、AI、車載、光電融合の要求が後工程を押し上げている流れを分類しています。
METI / LSTCの先端後工程拠点形成資料も、光RDLインターポーザやハイブリッド接合を次世代パッケージング技術として列挙しています。

8. 前工程との境界が近づく理由

後工程の不良は、後工程だけで完結しません。
前工程側の欠陥、膜厚ばらつき、overlayずれ、熱履歴、表面状態が残っていると、後工程では 接続不良、リーク、速度低下、熱異常、信頼性低下 として表面化します。

初学者は、まず次の四つへフィードバック先を分けると比較軸を固定可能です。

後工程で出た症状	まず疑うフィードバック先	関連ページ
接続抵抗が高い	bump、surface preparation、alignment、bonding条件	Hybrid Bondingの位置合わせ・検査を分類する
warpageが大きい	substrate、mold、underfill、熱履歴	ガラスコア基板と先端パッケージング
熱が逃げない	lid、TIM、substrate、ダイ配置、HBM近接	工程別の装置と材料
final testで落ちる	前工程欠陥、接続、封止、screening条件	テストと選別

さらに先端ロジックでは、frontsideで作った構造へbackside側から位置合わせする判定条件も増えます。
この段階へ進む場合は Backside alignment / overlay metrology の判定項目を合わせると、overlay / alignment / queue time / 接続抵抗のフィードバック先を分けられます。

9. 検索語別の参照順

突き合わせたいこと	最初に突き合わせるページ	次に突き合わせるページ
後工程とは何か	このページ	半導体製造フロー全体像
半導体パッケージングとは何か	このページ	テストと選別
2.5D、3D積層、chiplet、CoWoS、hybrid bonding	先端パッケージングとは何か	3Dパッケージングの工程フロー
OSATの役割	このページ	半導体業界にはどんな会社がある？会社一覧と役割分類
ウェーハプローブと最終テストの違い	テストと選別	歩留まりと欠陥管理
package substrate、interposer、RDL、bridgeの違い	このページ	ガラスコア基板と先端パッケージング

よくある誤解

後工程は前工程より簡単なのか

簡単ではありません。前工程で作った回路を、熱、電気、機械応力、信頼性、コストの条件を満たす製品へ変換する工程です。
特にチップレットやHBMでは、後工程側の配線密度、熱、テスト戦略が性能を選定します。

パッケージングは封止だけなのか

封止は一部です。パッケージングは、電気接続、放熱、保護、実装形態を同時に実現する工程です。
QFNやBGAのような標準パッケージでも、FCBGAや2.5D/3Dでも、この四つの優先順位を比較します。

先端パッケージングは標準パッケージと別物なのか

別物として切り離すより、標準パッケージの役割を高密度、多ダイ、高帯域へ拡張したものとして分類すると迷いにくくなります。
interposer、RDL、bridge、hybrid bondingは、複数ダイを短距離で接続し、帯域と電力効率を改善するための手段です。

OSATはどの段階から関わるのか

案件によります。単純な量産受託だけでなく、パッケージ選定、試作、信頼性試験、テスト設計、量産立ち上げまで関わる場合があります。
そのためOSATを「外注費」だけで比較すると、後工程の競争力を読み誤りやすくなります。