コンテンツにスキップ

Sony 2-Layer Transistor Pixel、CMOS画素を上下に分けて低ノイズと広ダイナミックレンジを狙う

逆光の窓際を撮ると空だけが白く飛び、夜景へ切り替えると壁のざらつきが増える。スマートフォンのカメラで起きるこの2つの症状は、CMOSイメージセンサーの1画素の中の同じ場所から来ます。画素を小さくするほど、光を電荷としてためるフォトダイオードと、その電荷を転送・リセット・選択・増幅する画素トランジスタが同じ面積を取り合うからです。実際、フォトダイオードを広げれば増幅トランジスタが縮み、増幅トランジスタを広げれば電荷容量が減ります。

Sony Semiconductor Solutionsの2-Layer Transistor Pixelとは、この面積の取り合いを画素の上下分離で解くために、フォトダイオードと画素トランジスタを別々の基板層へ積んだ画素構造です。同社の2-Layer Transistor Pixel公式技術ページは、従来の裏面照射型CMOSイメージセンサーと1 μm角換算で比べた場合に、飽和信号量を約2倍にすると示しています。この記事では、明部の階調が何で頭打ちになるか、暗部のざらつきがどの素子の面積に左右されるか、その2つがなぜ同じ画素面積の中で衝突するのかを分けて比べられます。

2021年12月16日のSony公式発表は、この画素構造を「2-Layer Transistor Pixel」を備えた積層CMOSイメージセンサー技術として公開しました。この記事は公開資料で読み取れる範囲に絞り、なぜフォトダイオードとトランジスタを上下に分けると、ダイナミックレンジと低ノイズの両方へ影響するのかを分解します。公式出典確認日は2026年6月17日です。

01 / 画素断面を上下に分ける
従来の積層CMOS画素 同じ画素層で容量と回路面積を取り合う 画素層(同じ基板層) Photodiode 光をためる 容量に上限 AMP / RST / SEL 増幅と読み出し 面積に上限 Logic chip:信号変換回路 光をためる余地が限られる AMPの面積も限られる 白飛びと暗所ノイズを同時に抱える Sony 2-Layer Transistor Pixel フォトダイオード層と画素トランジスタ層を分ける Photodiode layer 電荷容量を広げる余地 画素トランジスタ層 AMP / RST / SEL 大きく配置する余地 Logic chip:信号変換回路 飽和信号量 約2倍(1 μm角換算) 暗所ノイズを低減する余地
図1 従来の積層CMOS画素は、同じ画素層でフォトダイオードとAMP・RST・SELが面積を取り合います。2-Layer Transistor Pixelは素子の顔ぶれを変えずに置き場所だけを上下の基板層へ分け、電荷容量と増幅段の面積を同時に広げる余地を作ります。

画素内で取り合う面積を分ける

Section titled “画素内で取り合う面積を分ける”

CMOSイメージセンサーの1画素には、光を電荷へ変えるフォトダイオードと、その電荷を転送・リセット・選択・増幅する画素トランジスタが入ります。従来の積層CMOSイメージセンサーでは、画素チップの下に信号変換用のロジックチップを重ねますが、画素チップ内ではフォトダイオードと画素トランジスタが同じ基板層に並びます。

SonyのStacked Structure公式解説は、画素部と回路部を別チップにして、それぞれに適したプロセスで作れることを積層構造の利点として示しています。2-Layer Transistor Pixelは、その積層の発想を画素チップの内部へ持ち込み、フォトダイオード層と画素トランジスタ層を上下に重ねた構造です。

層を上下に分けると、同じ画素面積の配り方そのものが動きます。フォトダイオードは受光面と電荷容量を広げやすくなり、画素トランジスタ層は、転送ゲート以外のRST、SEL、AMPを大きく配置する余地を持ちます。画素を小さくしても、光をためる場所と信号を増幅する場所を別々に最適化できる点が、この構造の核です。

02 / 同じ画素面積をどこへ配るか
同じ画素面積を、どこへ配るか 同一平面でPDを広げる フォトダイオード面積↑ 白飛びに強い AMPが小さく暗所ノイズ↑ 同一平面でAMPを広げる AMP面積↑ 暗所ノイズに強い PD容量が減り白飛び↑ 上下2層に分ける PD層とトランジスタ層を別基板へ 飽和信号量 約2倍 暗所ノイズも低減する余地 同じ平面で分け合うかぎり、片方を広げると他方が縮む 上下に分けると、両方に余地を作れる
図2 同一平面のままでは、フォトダイオードを広げると増幅トランジスタが縮み、増幅トランジスタを広げると電荷容量が減ります。上下2層へ分けた3つ目だけが、両方に余地を作ります。

図2の3通りのうち、同じ平面で配り方を変える2通りは、片方を広げるともう片方が縮みます。上下2層へ分ける3つ目だけが、フォトダイオードの電荷容量と画素トランジスタの面積を同時に広げる余地を作ります。この違いが、次の2節で飽和信号量と暗所ノイズを別々に追うときの前提になります。

飽和信号量は白飛び耐性へ影響する

Section titled “飽和信号量は白飛び耐性へ影響する”

飽和信号量は、1画素が保持できる電荷の上限です。明るい屋外、逆光、照明と暗部が混在する場面では、画素が早く満杯になると明るい部分の階調が失われます。スマートフォン用センサーでは、センサーサイズやレンズ厚を大きくしにくいため、1画素の電荷容量をどう確保するかが画質の上限になります。

Sonyの2-Layer Transistor Pixel公式技術ページは、フォトダイオードと画素トランジスタを別基板層に積むことでフォトダイオード容量を増やし、従来比で飽和信号量を約2倍にすると示しています。この値は、Sonyの従来裏面照射型CMOSイメージセンサーとの1 μm角換算比較として示されたものです。

ここで生じやすい誤解は、2-Layer Transistor Pixelを「明るく撮れる技術」と受け取ることです。公開資料が示す範囲は、強い光でも電荷を保持する余地を増やし、明部と暗部が同時に入る場面で階調を残しやすくする点にとどまります。高ダイナミックレンジの画像変換へ渡す前に、画素そのものが受け止められる信号量を増やす方向の発表です。

低ノイズはAMPトランジスタの余裕に関係する

Section titled “低ノイズはAMPトランジスタの余裕に関係する”

暗所では、光から得られる信号が小さくなります。ここで読み出し側のノイズが大きいと、被写体の細部よりざらつきが先に目立ちます。Sonyの公式技術ページは、フォトダイオードを別層へ移すことで画素トランジスタ層のAMPトランジスタの面積を大きくでき、暗所画像で問題になるノイズを低減できると示しています。

03 / 光が信号になるまでの流れ
光が信号になるまでに、上限とノイズが入る場所 フォトダイオード層 光を電荷にためる 上限=飽和信号量 転送ゲート フォトダイオード層から 画素トランジスタ層へ渡す 画素トランジスタ層 AMP / RST / SEL 読み出しノイズが乗る Logic chip 信号変換回路 画像データ 明部の階調は、フォトダイオード層の飽和信号量で頭打ちになる 暗部の細部は、画素トランジスタ層のAMP面積に左右される
図3 白飛びの上限はフォトダイオード層の飽和信号量が、暗所のざらつきは画素トランジスタ層のAMP面積が左右します。上下分離は、この2か所へ同時に余地を作ります。

図3のとおり、明部の階調はフォトダイオード層の飽和信号量で頭打ちになり、暗部の細部は画素トランジスタ層のAMP面積に左右されます。ノイズ低減は後段の画像変換でも行われますが、画素から出る信号が弱く読み出し側でノイズが乗った状態では、後段の画像変換は情報を補う方向へ偏ります。2-Layer Transistor Pixelは、信号を作る画素構造の段階で余地を増やす技術として比べられます。

また、フォトダイオードとAMPトランジスタの両方に余地を作る点が工程判断を左右します。電荷容量を増やしても読み出しノイズが残れば暗所で不利になり、読み出し側を改善しても明部の電荷容量が小さいままなら白飛びが増えるので、明部の飽和信号量と暗所の読み出しノイズのどちらが上限になっているかを歩留まりと欠陥管理の測定項目と同じ粒度で切り分けます。上下分離は、この2つを同時に改善するための画素アーキテクチャです。

画像センサーの進化は3D構造へ向かう

Section titled “画像センサーの進化は3D構造へ向かう”

2-Layer Transistor Pixelは、Sonyがすでに持っていた積層CMOSイメージセンサーの延長にあります。積層CMOSでは、画素チップとロジックチップを分け、画素部は光を受けること、ロジック部は信号変換を担うことへ役割を分けます。2-Layer Transistor Pixelは、その画素チップ内部でも、フォトダイオードとトランジスタを分ける構造です。

この発表から読み取れる方向は、画素縮小の競争が平面内のレイアウトで頭打ちになり、垂直方向の分離と層間の配線で性能余地を作る側へ移っていることです。ロジック半導体でGAA、裏面電源、3D NAND、HBMが立体構造を使うのと同じように、画像センサーでも、光を受ける層、信号を制御する層、信号変換層の分担が競争軸になります。

この記事の対象範囲は、Sonyが2021年12月16日時点の発表として公開した画素構造、飽和信号量、ダイナミックレンジ、低ノイズの技術内容にとどめます。製品採用、出荷数量、搭載スマートフォン、シェア、売上影響は対象外です。

この発表をDBへ載せる場合、製品名やニュース日付に加えて、どの技術課題へ影響するかを分ける必要があります。Sony Semiconductor Solutionsは、装置ベンダー側とは別に、画像センサー技術の発表主体として分類されます。

比較軸この記事で比べる項目対応するDB領域
画素構造フォトダイオード層と画素トランジスタ層の上下分離CMOS image sensor、pixel architecture
画質上限飽和信号量、ダイナミックレンジ、低ノイズmobile camera、HDR、暗所撮影
積層技術画素部とロジック部に加え、画素内部も分担stacked CMOS image sensor
公開範囲公式技術ページと2021年公式発表の範囲技術記事Source Metadata DB

この4行に分けると、2-Layer Transistor Pixelは、画像センサーの画素アーキテクチャが3D化する事例として半導体DBへ載ります。紐づけ先は、半導体企業分析DB、製品群DB、工程・デバイス技術タグ、そして将来の公式発表を追加する記録欄です。

Sonyの2-Layer Transistor Pixelは、スマートフォンカメラの画質が、レンズ、画像変換、画素数に加えて画素の内部構造にも強く依存することを示しています。同じ平面にフォトダイオードとトランジスタを詰め込む設計では、電荷容量と読み出し回路の余地が取り合いになります。上下分離は、その上限を画素断面の設計で引き上げる方向です。

公開資料で読み取れる判定条件は、フォトダイオードと画素トランジスタを別々の基板層へ分けること、飽和信号量を約2倍にすること、ダイナミックレンジを広げ、暗所ノイズを低減することです。搭載製品、顧客、出荷、シェア、市場反応、投資判断は、この記事の対象外です。

この内容は、画素設計担当が電荷容量と増幅段の面積配分を選ぶ場面、プロセス担当が画素部と回路部それぞれに適したプロセスを選ぶ場面、検査担当が飽和信号量と暗所ノイズを測る場面で判断材料になります。冒頭の白飛びとざらつきは、同じ画素面積の取り合いが生む症状です。次に比べる軸は、スマートフォン向け画像センサーで、画素構造、積層ロジック、高ダイナミックレンジ、低照度性能、AIによる画像変換が同じ製品群へどう組み合わされるかです。ウェーハと基板の層構成が、その次の比較先になります。

回答待ち 更新中 公開Q&A

このページの質問窓口

AIに疑問を送る

「匿名で送信する」を押して内容を送ると、受付ID付きの回答URLを発行します。URLでは進捗を追うことができ、通常は1日以内に回答します。個人情報を取り除いて編集した質問と回答だけを、承認済み資料の出典リンクとともに公開Q&A一覧へ掲載します。

通常、1日以内に回答します 回答待ち 更新中

  1. 匿名で送る 分かりにくい箇所、指摘、追加してほしい内容を書きます。
  2. 受付IDと回答URLを保存する 送信後に発行されるURLへ、進捗が順次反映されます。
  3. 進捗と回答を追う URLには、受付済み、回答作成中、解決済みの状態と回答が載ります。
公開Q&A一覧へ 5〜4,000文字。氏名・連絡先などの個人情報、秘密情報は入力禁止です。

このフォームは匿名です。氏名・連絡先・応募情報などの個人情報、秘密情報、社外秘情報、契約情報、非公開資料の入力は禁止です。投稿原文は運営用DBに保存し、公開面には、個人情報・秘密情報・危険な命令を除く安全審査と読みやすい文章への編集を経た質問文と回答だけを載せます。状態は「受付済み」「回答作成中」「解決済み」の3段階です。安全審査の結果によっては公開を保留します。サイト側の機械検査を通った内容だけを運営側のAI回答作成環境へ送り、回答案の作成と、それとは独立したAI審査に使います。機械検査には見落としの可能性があり、回答作成と審査の履歴は利用中の環境に保持されます。IPアドレスや端末情報は送信対象外です。回答URLは公開Q&A用で、共有先からも開けます。送信により、この利用条件と審査後のQ&A公開に同意したものとします。