Sony 2-Layer Transistor Pixel、CMOS画素を上下に分けて低ノイズと広ダイナミックレンジを狙う
スマートフォン用のCMOSイメージセンサーでは、画素を小さくするほど、光を電荷としてためる領域と、その信号を制御・増幅するトランジスタ領域が同じ面積を取り合います。画素数を増やしても、1画素あたりの電荷容量が足りなければ白飛びが増え、読み出し回路側の余裕が足りなければ暗所ノイズが目立ちます。
Sony Semiconductor Solutionsの2-Layer Transistor Pixel公式技術ページは、この面積の取り合いを、画素の上下分離で解く技術として分類可能です。同ページでは、フォトダイオードと画素トランジスタを別々の基板層へ分け、従来の裏面照射型CMOSイメージセンサーと1 μm角換算で比較した場合に、飽和信号量を約2倍にする構造だと示しています。
2021年12月16日のSony公式発表は、この技術を「2-Layer Transistor Pixel」を備えた積層CMOSイメージセンサー技術として発表しました。この記事では、発表本文を転載せず、公開資料で読み取れる範囲に絞って、なぜフォトダイオードとトランジスタを上下に分けると、ダイナミックレンジと低ノイズの両方へ影響するのかを分解します。公式出典確認日は2026年6月17日です。
画素内で取り合う面積を分ける
Section titled “画素内で取り合う面積を分ける”CMOSイメージセンサーの1画素には、光を電荷へ変えるフォトダイオードと、その電荷を転送・リセット・選択・増幅する画素トランジスタが入ります。従来の積層CMOSイメージセンサーでは、画素チップの下に信号変換用のロジックチップを重ねますが、画素チップ内ではフォトダイオードと画素トランジスタが同じ基板層に並びます。
SonyのStacked Structure公式解説は、画素部と回路部を別チップにして、それぞれに適したプロセスで作れることを積層構造の利点として示しています。2-Layer Transistor Pixelは、その積層CMOSの発想をさらに画素側へ押し込み、フォトダイオード層と画素トランジスタ層を上下に分ける設計です。
この分離の焦点は、単に層数が増えることではありません。フォトダイオードは光を受ける面積と電荷容量を確保しやすくなり、トランジスタ側は転送ゲート以外のRST、SEL、AMPなどを明記する余地を持ちやすくなります。画素を小さくしても、光をためる場所と信号を増幅する場所を別々に最適化できる点が技術の核です。
飽和信号量は白飛び耐性へ影響する
Section titled “飽和信号量は白飛び耐性へ影響する”飽和信号量は、1画素が保持できる電荷の上限です。明るい屋外、逆光、照明と暗部が混在する場面では、画素が早く満杯になると明るい部分の階調が失われます。スマートフォン用センサーでは、センサーサイズやレンズ厚を大きくしにくいため、1画素の電荷容量をどう確保するかが画質の上限になります。
Sonyの公式技術ページは、2-Layer Transistor Pixelがフォトダイオードと画素トランジスタを別基板層に積むことで、フォトダイオード容量を増やし、従来比で飽和信号量を約2倍にすると示しています。この値は、Sonyの従来裏面照射型CMOSイメージセンサーとの1 μm角換算比較として示されたものです。
この技術を比較する時は、単純に「明るく撮れる技術」と加工しない方がよいです。判定条件は、強い光でも電荷を保持する余地を増やし、暗部と明部が同時に入る場面で階調を残しやすくすることです。高ダイナミックレンジ加工の前段で、画素そのものが受け止められる信号量を増やす方向の発表として扱えます。
低ノイズはAMPトランジスタの余裕に関係する
Section titled “低ノイズはAMPトランジスタの余裕に関係する”暗所では、光から得られる信号が小さくなります。ここで読み出し側のノイズが大きいと、被写体の細部ではなくざらつきが目立ちます。Sonyの公式資料は、フォトダイオードを別層へ移すことで、画素トランジスタ層にあるAMPトランジスタの面積を大きくでき、暗所画像で問題になるノイズを低減できると示しています。
この説明は、スマートフォンカメラの画質競争がソフトウェア加工だけでは完結しないことを示しています。ノイズ低減は画像変換でも行われますが、画素から最初に出る信号が弱く、読み出し側で余計なノイズが乗れば、後段の加工は情報を補う方向へ偏ります。2-Layer Transistor Pixelは、信号を作る画素構造の段階で余裕を増やす技術として判定材料になります。
また、フォトダイオードとAMPトランジスタの両方に余地を作る点が工程判断を左右します。電荷容量だけを増やしても読み出しノイズが残れば暗所で不利になり、読み出し側だけを改善しても明部の電荷容量が足りなければ白飛びを避けにくくなります。上下分離は、この2つを同時に改善するための画素アーキテクチャです。
画像センサーの進化は3D構造へ向かう
Section titled “画像センサーの進化は3D構造へ向かう”2-Layer Transistor Pixelは、Sonyがすでに持っていた積層CMOSイメージセンサーの延長にあります。積層CMOSでは、画素チップとロジックチップを分け、画素部は光を受けること、ロジック部は信号変換を担うことへ役割を分けます。2-Layer Transistor Pixelは、その画素チップ内部でも、フォトダイオードとトランジスタを分ける発想です。
この発表から抽出できる技術トレンドは、画素縮小の競争が平面内のレイアウトだけでは足りなくなり、垂直方向の分離と接続を使って性能余地を作る方向へ進んでいることです。ロジック半導体でGAA、裏面電源、3D NAND、HBMが立体構造を使うのと同じように、画像センサーでも、光を受ける層、信号を制御する層、信号変換層の分担が競争軸になります。
ただし、この記事では製品採用、出荷数量、搭載スマートフォン、シェア、売上影響を推測しません。公開資料で読み取れる範囲は、Sonyが2021年12月16日時点の発表として示した画素構造、飽和信号量、ダイナミックレンジ、低ノイズの技術説明です。
DBで接続する軸
Section titled “DBで接続する軸”この発表をDBへ接続する場合、製品名やニュース日付だけでなく、どの技術課題へ影響するかを分ける必要があります。Sony Semiconductor Solutionsは装置ベンダーではなく、画像センサー技術の発表主体として比較します。
| 比較軸 | この記事で突き合わせる項目 | 接続先 |
|---|---|---|
| 画素構造 | フォトダイオード層と画素トランジスタ層の上下分離 | CMOS image sensor、pixel architecture |
| 画質上限 | 飽和信号量、ダイナミックレンジ、低ノイズ | mobile camera、HDR、暗所撮影 |
| 積層技術 | 画素部とロジック部に加え、画素内部も分担 | stacked CMOS image sensor |
| 公開境界 | 公式技術ページと2021年公式発表の範囲 | 技術記事Source Metadata DB |
この分類により、2-Layer Transistor Pixelは「Sonyのカメラ技術ニュース」ではなく、画像センサーの画素アーキテクチャが3D化する例として扱えます。半導体DB上では、企業DB、製品群DB、工程・デバイス技術タグ、将来の公式発表event layerへ接続する対象です。
この発表から分かること
Section titled “この発表から分かること”Sonyの2-Layer Transistor Pixelは、スマートフォンカメラの画質改善が、レンズ、画像変換、画素数だけではなく、画素の内部構造にも強く依存することを示しています。画素の同一平面にフォトダイオードとトランジスタを詰め込む設計では、容量と読み出し回路の余裕が取り合いになります。上下分離は、その上限を画素断面の設計で除外する方向です。
公開資料で読み取れる判定条件は、フォトダイオードと画素トランジスタを別々の基板層へ分けること、飽和信号量を約2倍にすること、ダイナミックレンジを広げ、暗所ノイズを低減することです。この記事では、搭載製品、顧客、出荷、シェア、市場反応、投資判断は対象外です。
次に突き合わせるべき観察ポイントは、スマートフォン向け画像センサーで、画素構造、積層ロジック、HDR、低照度性能、AIカメラ加工がどのように同じ製品群へ統合されるかです。画像センサーは「光を電気信号へ変える部品」から、画素、ロジック、信号変換、アプリケーションを立体的に組み合わせる半導体システムへ近づいています。