コンテンツにスキップ

歩留まりと欠陥管理

歩留まりとは、投入した中から良品として出荷できる割合です。
半導体では、歩留まりがわずかに変わるだけでも収益への影響が非常に大きくなります。

  • 前工程は工程数が多く、少しの不良が積み重なりやすい
  • 微細化によって欠陥許容度が下がる
  • 高価な装置投資を回収できるかに直結する
  • パーティクル
  • スクラッチ
  • 膜厚ばらつき
  • アライメントずれ
  • プラズマダメージ
  • 汚染

歩留まり改善は 気合い ではなく、工程データの因果関係で進めます。

  1. どの工程で異常が出たかを特定する
  2. ロット、装置、チャンバー、レシピ単位で切り分ける
  3. 欠陥マップや計測値から発生源を絞る
  4. 是正後に再発防止を仕組み化する

歩留まりの議論で見落とされやすいのが、CMP不良は見た目の凹凸だけで終わらない ことです。
CMP:平坦化、欠陥、低k/新金属の要点整理 で整理したように、dishing、erosion、particle、residue はそのまま

  • 配線抵抗やcontact/via抵抗のばらつき
  • 露光フォーカスやoverlayマージンの低下
  • opens / shorts / leak の増加

へつながります。

歩留まり改善は、最後に電気検査で不良を拾う だけではなく、どの工程でばらつきが立ち上がったかを早く補正条件へ反映する 仕事です。
参照開始ページとして 検査・計測・オーバーレイ装置の役割分担 をあわせて確認すると、工程データの意味を工程別に読み分けられます。

切り分け軸確認理由関連ページ
工程単位どこで異常が立ち上がったかを確認する半導体製造フロー全体像
装置 / チャンバー単位再現性の悪い設備条件を見つける工程別の装置と材料
欠陥モード単位particle、scratch、overlay、膜厚ばらつきを分ける検査・計測・オーバーレイ装置の役割分担
材料・配線構造単位low-kや新金属導入でどこが制約になるかを確認するBEOLメタライゼーションCMP

半導体製造を学ぶとき、最新ノードや露光装置の派手さに目が行きがちです。
しかし、現場を支配しているのは 安定して再現できるか不良をどこまで減らせるか です。