コンテンツにスキップ

歩留まりと欠陥管理

最終更新日
出典方針
公式資料・公開資料を優先
対象範囲
systems / quality

歩留まりとは、投入した中から良品として出荷できる割合です。
半導体では、歩留まりがわずかに変化するだけでも収益への影響が非常に大きくなります。

  • 前工程は工程数が多く、少しの不良が積み重なりやすい
  • 微細化によって欠陥許容度が下がる
  • 高価な装置投資を回収できるかに直結する
  • パーティクル
  • スクラッチ
  • 膜厚ばらつき
  • アライメントずれ
  • プラズマダメージ
  • 汚染

歩留まり改善は 気合い ではなく、工程データの因果関係で進めます。

  1. どの工程で異常が出たかを特定する
  2. ロット、装置、チャンバー、レシピ単位で切り分ける
  3. 欠陥マップや計測値から発生源を絞る
  4. 是正後に再発防止を仕組み化する

歩留まり判定で見落とされやすいのが、CMP不良は見た目の凹凸だけで終わらない ことです。
CMP:平坦化、欠陥、低k/新金属の判定項目 で分類したように、dishing、erosion、particle、residue はそのまま

  • 配線抵抗やcontact/via抵抗のばらつき
  • 露光フォーカスやoverlayマージンの低下
  • opens / shorts / leak の増加

へ接続します。

歩留まり改善は、最後に電気検査で不良を拾う だけではなく、どの工程でばらつきが立ち上がったかを早く補正条件へ反映する 仕事です。
参照開始ページとして 検査・計測・オーバーレイ装置の役割分担 をあわせて突き合わせると、工程データの意味を工程別に読み分けられます。

最初に突き合わせる切り分け軸

Section titled “最初に突き合わせる切り分け軸”
切り分け軸判定理由関連ページ
工程単位どこで異常が立ち上がったかを突き合わせる半導体製造フロー全体像
装置 / チャンバー単位再現性の悪い設備条件を見つける工程別の装置と材料
欠陥モード単位particle、scratch、overlay、膜厚ばらつきを分ける検査・計測・オーバーレイ装置の役割分担
材料・配線構造単位low-kや新金属導入でどこが上限になるかを突き合わせるBEOLメタライゼーションCMP

半導体製造を学ぶとき、最新ノードや露光装置の派手さに目が行きがちです。
しかし、現場を支配しているのは 安定して再現できるか不良をどこまで減らせるか です。

歩留まりを判定するときの単位

Section titled “歩留まりを判定するときの単位”

歩留まりは、ウェーハ単位、ダイ単位、ロット単位、工程単位で意味が変化します。 最終良品率だけを判定すると、どこで不良が生まれたか分かりません。 工程ごとの欠陥密度、検査結果、電気特性、装置ログを合わせて、問題が立ち上がった地点を探します。

同じ歩留まり低下でも、ランダム欠陥、系統的なパターン不良、装置由来の片寄り、材料ロット差では対策が違います。 欠陥マップの形や発生タイミングを見て、温度時間条件・装置設定へ返すことが工程判断を左右します。