シリコンウェーハとは｜結晶・ウェーハ種・表面品質を受入測定からデバイス特性まで追う

難しさは、露光のfocus mapや成膜の膜厚mapに同じ中心―外周差が出たとき、装置条件だけを追うと基板側のTTV・warp・nanotopographyを見落とすことです。シリコンウェーハとは、回路を形成する単結晶Siの円板であり、結晶法、dopant、結晶方位、酸素・炭素、厚さ形状、表面形態、金属汚染を最初に測る基準sampleです。

この記事では、受入値をwafer ID、notch方向、測定座標、測定法、lot、ingot位置と一組で保存し、成膜、露光、注入、anneal、検査で検出された差と同一位置で比較します。材料受入担当・プロセス解析担当・検査担当が、結果mapからwafer lotへ戻るための測定順序までをつなぎます。

受入profile

材料状態: polished、epi、表層を改質したannealed、bonded/SOI wafer
分けて測る量: crystal、electrical、geometry、surface feature、chemical contamination
mapの共通key: wafer ID、表裏、notch基準のx-yまたはr-θ座標、測定時刻
次に比較する量: film thickness、focus・overlay、sheet・junction特性、defect map、electrical test map

シリコンウェーハを最初の測定対象にする

受入採否は、crystal、electrical、geometry、surfaceの測定量を独立した条件として構成します。結晶方位は原子配列の方向、notchは搬送・測定で使う機械的な基準、抵抗率は電気応答、dopant濃度は化学組成です。thickness、TTV、flatness、bow、warpは個別のgeometry量です。表面検査のlight-scattering signalへreview imageや形態測定を加えて、particleや結晶由来pitを分類します。

SEMI M1は、electronic-gradeのpolished single-crystal silicon waferについて、寸法と共通特性を揃え、epi、annealed、SOIを作るstarting waferも対象に含めます。backside film、gettering、追加thermal cycleの前に適用する形状値と、完成構造の値は別recordです。受入recordにはwafer種、構造状態、支持条件を記録します。

受入mapと装置chuck、film、pattern、電気測定のmapを同一siteで比較し、lot、wafer、site、時系列のどこで差が再現するかを狭めます。この比較順で、材料差と工程内で加わった変化を分ける再現試験のsplit条件を作ります。

インゴットから研磨面まで、材料状態がどう固定されるか

polished waferは、単結晶ingotの径と軸方向を整え、slice、lapping、chemical etching、chemical-mechanical polishing、cleaning、inspectionを通して完成します。厚さ、平行度、加工damage、mirror surface、表面清浄度が工程ごとに作り込まれます。途中の測定はingot位置、slice番号、edge基準、polish面、cleaning後という状態名ごとに保持します。

SUMCOの結晶・wafer形成工程では、CZ法でseed crystalを回転・引き上げして単結晶ingotを作り、その後にslicing、lapping、etching、polishing、cleaning・inspectionへ進みます。slicingは厚さを作り、各wafer IDへingot軸方向の位置を記録します。抵抗率はwafer・siteごとの測定値として保存します。lappingは厚さと面の平行性を整え、etchingは前段の機械加工damageを除き、polishingは最終表面を形成します。

受入側では、supplier lotとwafer IDの対応に加え、ingotの軸方向位置、front/back、notch、polished side、edge exclusion、測定面を記録します。たとえばthickness map（そこからglobal TTVとsite flatness指標を算出）とsurface feature mapの中心が一致していても、片方がgeometric center、もう片方が装置独自の中心補正を使えばsite比較はずれます。材料状態の値は、値が属する物理面と座標を一組で記録します。

CZ・MCZ・FZを酸素・炭素・欠陥で選ぶ

CZ、MCZ、FZの比較軸は、溶融siliconの保持方法、対流、石英るつぼとの接触、dopant分布、得られるingot径と抵抗率範囲です。CZでは石英るつぼからの酸素取り込みを含む材料履歴が生まれます。MCZはCZの溶融部へ磁場を加え、melt convectionを制御します。FZはmolten zoneを移動させるquartz-crucible-freeの単結晶成長法で、low-O rangeを選べます。

酸素の受入値は、SEMI MF1188が対象とするinterstitial oxygenとして記録します。total oxygen、析出酸素、anneal後のprecipitate densityは別列です。SEMI MF1391が測るsubstitutional atomic carbonも、total carbonや個別のdefect形態と別列にします。O、C、grown-in defect、anneal後defectはそれぞれ固有のsample stateを持ちます。

受入時のinterstitial O値と、熱処理後の析出量は別の測定量です。SEMI MF1239は、device工程を模した熱cycleの前後でinterstitial oxygenがどれだけ減ったかからoxygen precipitation特性を測る試験法で、bulk中のoxide precipitateを、製造中に持ち込まれる金属不純物のgettering siteとして働き得る対象に含めます。同試験法はdenuded zoneの幅と性質を対象外とし、破壊試験としてsampling設計を求めます。受入のO列、熱cycle後のprecipitate列、denuded zone列は別recordです。

表層のCOPを減らしつつbulk側にgettering源を残す構造は、annealed waferとして製品仕様になっています。SEMI M57は、silicon annealed waferの寸法・電気・化学・構造特性を、crystal-originated pitの低減とdenuded zone幅を含めて規定します。annealed waferを受け入れるときは、starting waferのbulk O、anneal条件、anneal後の表層状態、denuded zone幅を別列にします。gettering能力を見積もるときは、precipitation試験の結果とdenuded zone幅を組にして使います。

分類	届く材料状態	受入で測る量	区別する別量
CZ	石英るつぼを用いて引き上げたsingle-crystal ingot由来のwafer	ingot位置、dopant、resistivity、interstitial O、substitutional C、crystal defect	O析出物・anneal後defectは別sampleで測定
MCZ	磁場を加えたCZ成長ingot由来のwafer	ingot位置、受入O・resistivityの軸・径方向map。磁場条件はsupplier traceがある場合だけ紐づける	品質順位は実測O・resistivity・defectで比較
FZ	quartz-crucible-freeでmolten zoneを移動して成長したingot由来のwafer	low-O range、resistivity、dopant、crystal defect、wafer径	用途適合はO・resistivity・径・defectを組み合わせて比較
polished	ingotをslice・etch・polish・cleaningした単結晶基板	orientation、resistivity、O・C、geometry、surface、metal	追加層は別component
epitaxial	polished substrate上に単結晶Si層を成長した二層構造	substrateとepiのdopant type、resistivityまたはcarrier density、epi thickness、surface defect	bulk値とepi層値を分列
annealed	polished wafer表層を高温annealした構造	anneal前後の表層状態、bulk O、surface defect、geometry	anneal後表層はpost-anneal sample
SOI	active Si / buried oxide / handle waferの積層構造	active layer、BOX、handle waferの厚さ・均一性・欠陥	active Si、BOX、handleを三componentへ分割

結晶法は、要求するresistivity range、O・Cの測定対象、熱履歴、gettering設計、wafer径、epiやSOIへの追加加工を同じ選定表に分類し、deviceのstarting conditionへ当てはめます。選定後の診断には、実際に受け入れたO、C、resistivity、defect mapを使います。

結晶方位・ノッチ・抵抗率・ドーパントを設計へつなぐ

orientationは結晶面・結晶軸の向きで、wafer面法線と結晶方向の関係を表します。SEMI MF26に基づく測定で結晶方向を求め、SEMI MF1152に基づくnotch寸法を機械的fiducialとして測ります。結晶方位とnotch寸法は別recordです。

resistivityは、材料の電気伝導のしにくさを表す物性です。SEMI MF84はin-line four-point probeによるsilicon waferの抵抗率測定法です。電圧・電流の測定値からwafer geometryと測定位置を補正して求めます。probe spacing、edgeからの距離、temperature、測定siteを測定条件に含め、centerと径方向のsiteをwafer mapとして保存します。

dopant speciesとchemical concentration、free-carrier concentration、resistivityは別の列です。B、Pなどのdopantはconductivity typeとcarrier供給に関与しますが、同じchemical concentrationでも活性化状態、補償、temperatureによって電気応答は変わり得ます。epi waferではsubstrateとepi層のdopant、carrier density、resistivityを別にし、後工程のイオン注入で作る局所dopant profileとも分離します。

orientation、notch、resistivity mapを同じ座標へ登録すると、結晶方向に依存し得る加工差、回転方向で検出される装置差、ingot軸方向に続く抵抗率差を切り分ける比較仮説を作れます。notch基準で回転するmapとstage座標のmapを重ねる前に、表裏反転と回転方向をtransform recordへ記録します。

厚さ・TTV・flatness・bow・warpを装置適合へつなぐ

thicknessは一地点のfront-to-back距離、TTVはthickness mapから求める指定領域内の厚さ最大値と最小値の差です。flatnessは、裏面を理想平面とみなすときの前面偏差を、指定siteとreference planeで表します。bowは自由状態のmedian surface中心の符号付き変位、warpは同じmedian surface全域の最大値と最小値の差です。一つの「反り」へ統合すると、waferそのものの厚さ差、chuckで矯正される全体形状、局所siteの高さ差が同一値へ埋没します。

SEMI MF1530は、automated noncontact scanningでthickness、TTV、flatnessを測る方法です。SEMI MF1390はbowとwarpを別量として測ります。測定recordには、support、chuckの有無、front/back測定、edge exclusion、site size、reference plane、scan densityを含めます。

NISTは300 mm waferをmagnetorheological finishingで加工し、infrared interferometerでTTV約40 nmを測定しました。受入TTV recordには、測定値、不確かさ、空間分解能、仕上げ量mapを保存します。

TTVもsite flatnessも指定領域の内側で算出するため、その領域の外側にあるedge近傍の形は別の測定量として記録します。SEMI M73は、測定したwafer edge profileを直線・円弧・接線で当てはめ、bevel angle、edge width、apex length、apex angle、shoulder radius、edge roundnessといった特性と、各segmentを区切る基準点の位置を取り出す試験法です。edge exclusionはflatness算出の対象範囲を指定する設定、edge profile特性はwaferが届いた時点のedge形状で、二つは別列です。edge起因の欠陥やchipを追うときは、edge profile特性、edge exclusion、backside状態を同じwafer IDへ紐づけます。

露光とリソグラフィでは、wafer受入geometryをstage leveling、focus map、overlay residualと同一siteで比べます。全面bowが大きくてもchuck後のsite flatnessが別の挙動を示すことがあり、逆にglobal TTVが同等でもedgeや局所siteに差が残ることがあります。装置適合は、wafer free-state mapとclamped-stateの観測を分けて採否条件へ当てはめます。

nanotopography・haze・scratch・COPを分けて測る

nanotopographyは、unpatterned waferの中間的な横方向scaleにある微小な高さ変動です。wafer全面のbow・warpやsite flatnessとも、AFM等が検出するmicroroughnessとも測定帯域が異なります。SEMI M43は、nanotopographyを、fixed quality area内でおよそ0.2〜20 mmのspatial wavelength範囲にあるfront surfaceの非平面偏差と規定し、dip、bump、waveとして観測される高さ変動を報告する枠組みを示します。受入recordには測定領域、filter、spatial wavelength帯、edge exclusion、reporting coordinateを残します。Raや最大高さは別の測定列です。

hazeは非局在の散乱光background、scratchは線状の表面形態、pitは凹形態、COPはCZ-grown siliconのvoidに由来し得るpitです。SEMI M35は、particleやpitのように局在する散乱体をlocalized light scatterer（LLS）、scratchや高roughness領域のように広がる散乱体をextended light scatterer（XLS）とし、自動検査で検出する表面featureの仕様を作る枠組みを示します。haze background、LLS、XLSは別の検出量であり、個別eventの形態と起源を確定するにはreview measurementを加えます。AFMなどのreview measurementでpit形態を測り、COP候補の起源分類へ使います。

よくある誤解は、SSISが返すLLSのsizeを欠陥の実寸法として受け取ることです。実際に返るのはlatex sphere equivalent（LSE）径です。SEMI M53は、unpatterned wafer上へ堆積させた単分散reference sphereでSSISのdark field channelを校正し、正体・実寸法・形態が未知の表面欠陥をLSE径で報告する枠組みを定めます。同じ物理欠陥でも、材料、形状、下地film、検出channelが変わればLSE径は変わります。size binをsupplier間や装置間で比べるときは、校正に使ったsphere、channel、recipeを同じ行に併記します。

非patterned検査が鏡面waferで拾うeventには、particleに加えてCOPのような結晶欠陥が混ざります。CZ-grown wafer上でCOPをlight point defectから切り分ける差分法と、その精度はJournal of Crystal Growthで報告されています。as-received scan、洗浄後scan、AFM reviewを別sample stateで保存し、state間の差をevent分類の条件にします。

表面eventは、検出signal、形態、起源候補の順に分類します。LLS countが増えたsiteをparticle・pit候補へ、XLSをscratch・area contamination・未分解cluster候補へ分け、非局在のhaze background、COP候補、subsurface defect候補とは別列にします。size bin、signal channel、座標、background level、review imageを揃えて比較します。

表面金属・particle・LLSを別の測定レーンで測る

surface metalは化学種と面密度、particleは付着物の個数・size・material、LLSは光学系のresponseです。metal analysisのFe増加はchemical result、SSISのevent増加はoptical resultとして別列にします。受入sampleの採取範囲と、非破壊scan後に化学分析へ回すsampleの対応を試験計画へ含めます。

SEMI M85は、VPDまたはDADDでsilicon wafer表面から回収したtrace metalをICP-MSで測る枠組みです。回収面積、edge除外、blank、recovery、detection limit、元素ごとの結果を持ちます。全面平均のchemical resultと局所particle mapは別の測定出力です。

NISTのsurface optical scattering研究は、material property、surface topography、contaminantが散乱光分布へ与える影響を調べ、偏光散乱を用いてmicroroughness、subsurface defect、particulate contaminationを区別する実験とmodelingを示しています。形態と化学種の同定には、波長、偏光、入射・検出角、surface film、particle material、review image、chemical measurementを使います。

受入後の洗浄・表面前工程・再汚染管理では、LLS・hazeを同じwafer IDでclean前、clean直後、queue後に測ります。surface metalは対応するmonitor waferまたはpaired sampleをlot、slot、採取領域で紐づけます。incoming contaminationとfab内再汚染を分けるには、carrier、front/back、edge、handling point、測定toolのblankを含め、変化量を同一座標または対応する採取領域で比較します。

polished・epi・annealed・SOIを届く構造で選ぶ

wafer種は受け取る断面構造で分類します。polished waferはsingle-crystal substrateそのもの、epitaxial waferはpolished substrate上に追加のsingle-crystal Si層を持つ構造、annealed waferはpolished waferの表層を高温annealした構造、SOIはactive silicon、buried oxide、handle waferからなる積層構造です。

SUMCOのproduct lineupはpolished、epitaxial、annealed、junction-isolated、SOIを別構造として示しています。受入ではproduct familyだけでなく、どの層が追加・改質・bondされたかを断面recordへ落とします。epiではsubstrateのresistivityとepi層のcarrier densityまたはresistivity、epi thickness、surface defectを分けます。annealedではstarting waferのbulk値とanneal後表層を分け、SOIではactive layer、BOX、handle waferを別層にします。

SEMI M62はsilicon epitaxial waferの受入項目に、epitaxial layer thickness、carrier density、surface defectなどを含めます。substrateとgrown layerを同じwafer IDの別componentとして記録します。device内で局所的に成長する結晶層は、ソース/ドレインエピタキシーと歪み工学の要求と分けて比較します。

SOIはactive Si層、buried oxide、handle waferの三componentを持つため、受入項目もpolished waferの列に層ごとの列を加えた構成になります。SEMI M71は、CMOS LSI向けSOI waferを、separation by implantation of oxygen（SIMOX）と貼り合わせによるlayer transferの双方を含めて規定し、polished waferの仕様であるSEMI M1と組み合わせて使うものとしています。SOIの受入では、どちらの作り方で届いたか、active Si厚、BOX厚、handle waferの属性を別列にします。厚さ均一性と欠陥の出方は作り方ごとに異なるため、SIMOX由来かlayer transfer由来かをwafer recordへ残します。

材料系ごとに、当てはめる規格も別になります。SEMI M55はpolytype 4Hと6Hのmonocrystalline SiC waferを対象とし、完全な購入仕様には追加の物理・電気・bulk特性を書き足す必要があるとしています。SiCやGaN on Siなどの化合物基板では、材料系ごとの規格と欠陥分類でincoming mapを組み直し、Si側で使うCZ由来のO・C列やCOP列は別材料の列として切り離します。

01 / 結晶成長から受入mapまでで何が決まるか

図1　結晶法でO・C・resistivityの受入前提が決まり、wafer形成で厚さ・平行度・表面が決まり、届く断面構造でどの層を別componentとして受けるかが決まります。受入mapはcrystal・electrical・geometry・surface・contaminationの5レーンへ分け、notchやtotal O/C、chuck後の高さは別列へ保存します。

受入測定をincoming wafer mapへ登録する

incoming wafer mapは、測定原理の異なるlayerを同じ物理座標へ登録した集合です。SEMI M20は、wafer中心を原点としてx-yまたはr-θでsurface上の点を一意に示し、defectやanomalyのsiteとpattern、test、die-yield mapを結ぶcoordinate transformを作ります。notch基準、front surface、回転方向、中心補正をmap metadataへ含めます。

測定レーン	incoming測定量	sample・方法	mapに残すもの	混同しやすい別量
crystal	orientation、interstitial O、substitutional C、crystal defect	waferまたはingot対応sample、X-ray・IR・defect observation	ingot位置、site、方位、測定帯域	notch、total O/C、熱処理後precipitate
electrical	conductivity type、resistivity、必要に応じcarrier density	four-point probe、epi対応測定	temperature、probe配置、site、front/back、層	chemical dopant濃度、film sheet resistance
geometry	thickness、TTV、site flatness、bow、warp、nanotopography	noncontact scan、free-stateまたは規定support	edge exclusion、reference、site size、spatial filter	roughness、chuck後高さ、pattern topography
surface	haze background、LLS（particle・pit候補）、XLS（scratch・area contamination・未分解cluster候補）、review image	SSIS、optical review、AFM等	channel、size bin、座標、background level、検出・review時刻	event起源、chemical contamination
contamination	surface metal、必要に応じparticle material	VPD/DADD-ICP-MS、surface analysis	採取面積、blank、元素、detection limit、回収率	LLS count、局所形態、bulk impurity

mapのsampling densityが異なるときは、粗い測定値を元のfootprintとuncertaintyで保持します。同一site、近傍bin、wafer quadrant、radial bandなどの比較scaleをrecordへ記載します。検査・計測・オーバーレイ装置のdefect・overlay mapへ渡すときも、座標transformとedge exclusionを記録します。

同じwafer IDと座標で材料・工程・電気特性をつなぐ

wafer IDはlot内の一枚を一意に識別します。lotは共通の材料・工程履歴を持つ集合、site座標はその一枚の位置、measurement IDは測定時点です。procurement lot -> wafer ID -> component -> source ingot/process lot -> surface/coordinate -> time -> measurementの関係を保ち、wafer平均、径方向trend、局所event、run順を切り替えて比較します。epiはsubstrate ingotとepi run、annealedはstarting waferとanneal lot、SOIはactive/handle componentを別traceにします。

同じ座標へつなぐ前に、四つの変換を揃えます。第一にnotch-upなどの回転基準、第二にfront/backで反転する軸、第三にgeometric centerと装置alignment centerのoffset、第四にsite footprintとdie/pattern gridです。M20座標で物理面を基準にし、unpatterned incoming mapからpattern array、test site、die mapへのtransformをrecordへ記載します。

測定値にはraw value、unit、method、tool、recipe version、calibration、support、edge exclusion、detection limit、timestampを添えます。resistivity mapとsheet-resistance mapはunitとsample stateが異なり、incoming LLSとpost-deposition defectはsurface stackが異なります。同じx-y位置は共通座標を示し、physical quantityは別列に保持します。

位置比較は再現性を対象にします。同一supplier lot内で複数waferに同じingot軸方向trendがあるか、同一装置chamberでlotをまたいで同じ回転方向のsignatureが出るか、特定waferの同一siteで電気異常が続くかを分けると、材料、装置、process、measurementの候補を狭められます。

下流工程で差が検出された位置をincoming mapと比較する

結果mapから比較すべきincoming layerを選びます。film thicknessはgeometryとsurface、focus・overlayはflatnessとchuck後height、junction特性はincoming resistivityと注入・anneal record、defectはincoming LLS・scratch・metalと各工程後inspectionを一組にします。

下流工程	同一座標で比較するdownstream量	先に開くincoming map	同時に分ける工程側の量
洗浄	clean前後のLLS・haze、paired sampleのsurface metal、water mark候補	incoming surface・metal、front/back・edge	chemistry lot、bath/brush、carrier、queue time、tool blank
酸化・成膜	film thickness・composition・roughness・defect map	geometry、nanotopography、surface feature、metal	surface termination、dose、temperature、chamber、run order
露光	focus、leveling、overlay residual、CD map	site flatness、median-surface height map、nanotopography、notch	chuck、stage、reticle field、resist film、exposure condition
イオン注入	dose monitor、sheet property、junction test map	incoming resistivity、orientation、wafer thickness	beam scan、tilt/twist、mask stack、charging、implant species
熱工程・アニール	sheet・junction変化、O/defect変化、slip・warp候補	O・C、resistivity、crystal defect、median-surface height map	temperature-time history、ambient、wafer position、ramp
CMP	post-CMP film thickness、removal、residual topography	nanotopography、site geometry、scratch	incoming film、pad/slurry、pressure、planarization length
検査・overlay	added defect、repeat event、overlay/focus signature	LLS/XLS signal、review形態、geometry	tool channel、review class、process stack、coordinate transform

200 mm epi waferのnanotopography signatureとCMP後film thickness mapを同一座標で比較すると、planarization lengthがnanotopographyのlength scaleを上回る領域で表面高さ変動が膜厚変動へ移ります。wafer側とCMP側の空間scaleを併記します。

responseが検出閾値を下回ったincoming featureには、検出限界とsample stateを残します。clean後scanでevent responseが消えた場合は、除去、signal変化、座標ずれをreview imageとtransformで区別します。post-film defectに対応するincoming eventが見つかる範囲は、incoming toolのsize sensitivityとstack差を比較してからadded defectを分類します。

検査・電気特性からwafer lotへ遡る

backtraceは、result -> site -> same-wafer comparison -> wafer-side candidate -> wafer/component -> source ingot/process lotの順で進めます。最初にsymptomを数値とmapで特定し、次に同一siteのincoming layerを開き、同一lotの他wafer、隣接ingot位置、別process runでsignatureが続くかを調べます。resistivityはprobe siteのmap、O・Cは実際のscanまたはsample範囲、surface metalはVPD/DADDの採取範囲と元素結果として、それぞれ元のfootprintと空間分解能のまま別layerに保持します。

symptom	same-coordinate comparison	wafer-side candidate	戻るlot・ingot record
film center-edge差、局所薄膜	film thickness/composition ↔ thickness・site geometry・nanotopography・surface	geometry signature、局所surface state、epi layer variation	wafer position、polish/epi lot、ingot slice、incoming map revision
focus/overlay residual	focus・leveling・overlay ↔ flatness・median-surface height・notch・chuck後height	site geometry、edge shape、rotation/center mismatch	wafer lot、geometry tool、shipping/support history、ingot position
leakage・breakdown・junction差	electrical site ↔ resistivity site、O/C測定範囲、surface-metal採取範囲、crystal/surface defect	bulk/epi electrical variation、trace metal、defect候補	dopant charge、crystal pull、epi/anneal lot、wafer thermal history
repeat defect・defectivity上昇	post-process event ↔ incoming LLS/XLS・haze・scratch、対応するmetal採取結果	pre-existing feature、handling/edge、surface contamination候補	wafer/carrier lot、clean/inspection timestamp、review class、ingot relation

同一waferだけで一致するsignatureは、局所wafer feature、局所handling、工程内eventを候補にします。複数waferで同じ径方向signatureがあり、ingot位置とも連続する場合は、結晶・wafer形成側を優先して再測定します。supplier lotをまたいで同一chamber・同一slotに出る場合は、工程側を優先します。map一致を次の再測定やsplitの条件にし、再現試験で因果候補を絞ります。

02 / 結果mapからwafer lotへ戻る順序

図2　症状ごとに先に開くincoming layerの対応は決まっており、同じsignatureの続き方が、wafer側と工程側のどちらを先に再測定するかの条件になります。

300 mm世代の受入条件と450 mm規格の現在地を切り分ける

wafer径は、装置適合、carrier、edge exclusion、site数、mapのsampling densityを同時に動かします。SEMIが2026年2月10日に公表した2025年シリコンウェーハ出荷統計では、2025年の出荷面積が前年比5.8%増の12,973百万平方インチ、wafer売上が1.2%減の114億ドルでした。同リリースはsilicon waferを、最大300 mmまでの直径で製造される薄円板として記載しています。受入仕様を書く側にとって、量産で届く径の上限は現在も300 mmです。同リリースは、伸びた需要の中身をAI向けlogicのepitaxial waferとHBM向けpolished waferとし、技術移行がwafer品質と均一性への要求を押し上げているとしています。受入項目のうちどれを締めるかは、この需要側の内訳から逆算します。

450 mm世代には、すでに公開済みの規格群があります。SEMIの450 mm規格一覧には、450 mm用のload port、FOUP、AMHS、tape frameに加えて、silicon wafer欄としてSEMI M1、M49、M52、M62、M73、M74、M76、M80が並びます。このうち径そのものを450 mmと指定した規格は、mechanical handling polished waferのM74と、developmental polished waferのM76の二つです。SEMI M76は、装置とprocessの研究開発、および450 mm prime wafer向けmetrology手法の確立を目的として、寸法と結晶の要求を規定した規格で、SEMIのstoreではinactiveとして掲載されています。

よくある誤解は、規格番号が実在することを、量産受入の準備が整っている根拠として受け取ることです。実際には、規格が存在するか、その規格がactiveかinactiveか、その径で量産waferが出荷されているかは別々の情報です。受入仕様では、この三つをそれぞれ別欄へ記入します。300 mmで確立したgeometry測定条件、表面検査のsize scale、edge exclusionを別径へ当てはめる前に、供給されるwafer種、測定系の対応範囲、carrierとhandlingの三つを開き直します。

SUMCO・信越化学・GlobalWafers・Siltronicを材料条件で比較する

supplier比較では、crystal growth、wafer径、polished/epi/annealed/SOI、dopant・resistivity range、O・C、geometry、surface inspection、special structureを共通列にします。量産用のexact specificationは、発注・受入するwafer構造と測定条件で構成します。

SUMCOの結晶工程はCZ、MCZ、FZ、dopantによるresistivity調整からwafer形成までを示し、製品群はpolished、epitaxial、annealed、junction-isolated、SOIを断面構造で分けています。受入では成長法、ingot位置、wafer種、resistivity/O/C、geometry、surface mapを一続きにします。事業・生産拠点・製品群はSUMCO企業研究で追跡します。

信越化学工業のsilicon wafer製品は、single-crystal waferの製造概要と、lapped、polished、diffused、epitaxial、SOI、annealedの製品群を示します。wafer種、構造、electrical/crystal/geometry要求へ分解し、企業全体は信越化学工業企業研究で追跡します。

GlobalWafersのproduct indexは、polished、diffusion、epitaxial、annealed、SOI、new materialsを個別のproduct pageへ分けています。wafer size別のindexは、同じproduct familyを径のまとまりごとに並べ替えた入口です。同社のinnovation・serviceは、増設対象として12インチwaferとepitaxial wafer、8インチと12インチのSOI、8インチのfloat zone、SiC（SiC epiを含む）、GaN on Siを挙げています。径はfamilyごとに異なるため、「300 mm対応」を製品群全体へ広げず、family単位の供給径をproduct recordへ書き出します。候補選定では、径、CZ/FZ、epi層、SOI stack、dopant・resistivity、incoming measurementを同じproduct recordへ揃えます。

SiltronicのproductsはCZ/FZ、dopant、wafer加工sequence、polished/epitaxial waferを示し、special productsはFZやhigh-resistivityを含むspecial waferを示します。FZやhigh-resistivityのlabelを、wafer径、O、dopant、resistivity map、carrier lifetime等の要求、追加層の有無と組み合わせて受入仕様を作ります。

四社の最終比較列は、同じdevice start conditionを届けるmaterial stateと受入測定量です。supplier変更splitでは、wafer種、nominal specification、measurement method、map density、edge exclusion、lot/ingot trace、shipping・carrier状態を合わせ、下流差をsame-coordinateで比較します。