Hybrid Bondingの基礎と量産判定条件
microbump で積んだ 3D 積層は、pitch を細かくするほど、バンプの高さと寄生(配線に付随する余分な容量や抵抗)が先に詰まります。一方で、バンプを介さず Cu パッド同士と絶縁膜同士を直接接合する方式へ切り替えると、接合直前の表面の平坦度と清浄度、そして位置合わせの精度が、そのまま歩留まりを左右します。より細かく積みたい要求と、前準備の厳しさが同時に上がるこの二律背反が、Hybrid Bonding を選ぶときの出発点です。
Hybrid Bonding(ハイブリッド接合)とは、Cu-to-Cu の金属接合と dielectric-to-dielectric の絶縁膜接合を、同じ接合面で同時に直接行う技術です。このページでは、hybrid bonding が何をどう接合するか、microbump との差が pitch・寄生・再作業性のどこに出るか、量産の負荷が平坦度・清浄度・位置合わせ・warpage(反り)・検査のどこに集中するかを、区別できる形に分類します。産業工程上の置き場所を先に分解したい場合は、Hybrid Bondingは産業のどの工程に使われるか で pre-bond flow、W2W / D2W、post-bond metrology、製品適用を工程順に読み取れます。
最初に分類する点
Section titled “最初に分類する点”- Hybrid bonding は、金属同士と絶縁膜同士を直接接合することで、従来の microbump より細かい pitch と高いパッド密度を狙う技術です。
- うまくいくと、die-to-die 配線の寄生を抑え、帯域密度や電力効率で有利になります。
- ただし量産で負荷が大きいのは接合そのものより、表面平坦度、清浄度、位置合わせ、warpage、検査、歩留まりを量産条件で管理することです。
- したがって Hybrid bonding は、
高密度な die 間配線技術であると同時に、条件が厳しい advanced packaging / 3D integration の量産技術として分類します。
1. Hybrid Bonding は何をどう接合するのか
Section titled “1. Hybrid Bonding は何をどう接合するのか”imec の wafer-to-wafer hybrid bonding 実証 で読み取れるのは、hybrid bonding が Cu-to-Cu と dielectric-to-dielectric を同時に直接つなぐ技術だという点です。
ここでは 400nm interconnect pitch 級まで到達した実証が示されており、hybrid bonding の価値は 3D積層できること よりも、非常に細かい interconnect pitch を現実の工程で狙えることにあります。
図1 の右側のように、hybrid bonding の接合面は Cu パッドと絶縁膜だけで構成され、microbump が持っていたバンプ高さ分の距離が消えます。この構造だからこそ pitch を詰める余地が生まれ、同時に、接合面の平坦度・清浄度と位置合わせの精度がそのまま接合品質に直結します。
仕組みとしては、公開資料に載る工程を次の観点に分けて判定材料にします。
- 接合面を高平坦に整える
- 表面状態を管理する
- 高精度に位置合わせする
- dielectric 接合と金属接合を実現する
- 後段で信頼性と歩留まりを測定して合否判定に当てはめる
よくある誤解として、Hybrid Bonding は 後工程の最後に接合機で仕上げる単独工程 と受け取られやすいが、実際には前準備の質が接合結果を左右する integration 技術です。
2. microbump と何が違うのか
Section titled “2. microbump と何が違うのか”最も大きな違いは、pitch と寄生の持ち方です。
Intel の公式技術資料 では Foveros Direct 3D を、fine-pitch な direct bond interconnect により die-to-die density と power/performance を改善する方向として示しています。
また imec の die-to-wafer hybrid bonding 実証 では、microbump 系実装よりさらに細かい Cu interconnect pad pitch 2 µm を target にしつつ、overlay と高品質表面制御を pitch を詰めるための要求条件として示しています。
比較すると、感覚はこうです。
| 比較軸 | microbump | hybrid bonding |
|---|---|---|
| pitch(端子間隔) | 実績が多く量産導入しやすいが、細かくするほど厳しくなる | pitch を詰めてパッド密度を上げやすい |
| 電気特性 | 寄生や高さの影響を受けやすい | より低寄生・短距離化しやすい |
| 量産難しさ | 比較的慣れた量産世界 | 平坦度・清浄度・位置合わせの要求が一段厳しい |
| 再作業・歩留まり戦略 | 比較的設計しやすい | 一度 bonding した後の再作業が厳しい |
ここでは、パッド密度、寄生、volume、known-good-die(接合前に良品と確定した die)、再作業性を同じ表で比べます。
どの条件を優先するかで、microbump と hybrid bonding を選定します。
3. 量産文脈ではどこまで来ているのか
Section titled “3. 量産文脈ではどこまで来ているのか”3.1 TSMC
Section titled “3.1 TSMC”TSMC 2024 Annual Report p.102 では、SoIC CoW Face-to-Back Gen-1 を production、Gen-2 を 2024 年に production start と分類しています。
TSMC は hybrid bonding 系の接合を、量産段階の技術として 3DFabric の production line の一部に組み込んでいます。
3.2 Intel
Section titled “3.2 Intel”Intel の公式技術ページ は、Foveros Direct 3D を ready for design な advanced packaging 技術として位置づけています。
Intel は hybrid bonding 系の接合を、foundry offering の一部として掲載しています。
3.3 Samsung
Section titled “3.3 Samsung”Samsung の Advanced Heterogeneous Integration は、X-Cube や H-Cube を advanced integration の枠で示し、hybrid copper bonding 系の方向を公式に出しています。
主要プレイヤーは共通して、hybrid copper bonding 系の技術を advanced packaging / chiplet / 3D integration の中核要素に含めています。
4. 量産で上限が強い点
Section titled “4. 量産で上限が強い点”量産で厳しいのは、接合機の中で起きる接合そのものより、その前後にある管理項目です。図2 は、表面準備から信頼性までを工程順に配置し、接合前と接合後の区間を分けたうえで、各段に量産で負荷が集中する項目を添えたものです。
図2 の 5 段では、接合前の平坦度・清浄度・位置合わせと、接合後の合否判定・信頼性が歩留まりを左右し、warpage と熱履歴はその両側に影響します。known-good-die は接合前に確定し、接合後の検査では接合した結果の歩留まりを測って合否判定に当てはめます。4.1 から 4.5 では、この項目を一つずつ分けます。
4.1 平坦度と表面状態
Section titled “4.1 平坦度と表面状態”Hybrid bonding は、接合直前の表面が悪いと一気に条件を満たさなくなります。
そのため、接合機が強いかどうか の前に、CMP、洗浄、表面活性化、酸化状態管理 が支配的です。
4.2 位置合わせ
Section titled “4.2 位置合わせ”ここが量産条件を左右する主要因です。
pitch が詰まるほど、多少ずれても吸収する 余地が小さくなります。
したがって、Hybrid bonding の位置合わせは、Backside alignment / overlay metrology の判定項目 と同じ overlay 管理の延長で読み取る項目です。
4.3 Wafer warpage と thermal budget
Section titled “4.3 Wafer warpage と thermal budget”接合前後の wafer / die handling は、機械的にも熱的にも不安定要素を抱えます。
反りや熱履歴はアライメント精度と信頼性の両方を左右するため、良し悪しは電気特性に加えて反りと熱履歴で確定します。
HBM、logic、SRAM、I/O を上下に積む構成で thermal path や hotspot が採用条件になる場合は、3DI / 3DIC の熱的限界 で stack order と cooling boundary を分けて判定材料にします。
4.4 検査と known-good-die
Section titled “4.4 検査と known-good-die”高度な 3D 積層ほど、不良を持ち込んだときの損失が大きくなります。
そのため、bonding できたか より前に、どこで合否判定するか、何を known-good とみなすか が設計の一部になります。
4.5 信頼性
Section titled “4.5 信頼性”量産技術と呼べるのは、接合そのものの成功に加えて、熱サイクル、機械応力、長期の導通安定性まで含めて合否を確定した段階です。
Hybrid bonding では 最初にくっつくか に加えて、後で壊れずに持つか までを合否判定の範囲に含めて分類します。
5. 装置側で何を突き合わせたいか
Section titled “5. 装置側で何を突き合わせたいか”EVG GEMINI FB は、front-to-back alignment を含む high-accuracy bonding system として位置づけられています。
また Besi Datacon 8800 CHAMEO ultra plus AC は、hybrid bonding 向けの ultra-high accuracy と in-situ inspection を主要仕様として掲載しています。
ここでの分類軸は、どの会社が bonding 装置を持っているか より一段細かい、次の判定項目です。
- どの alignment 精度を量産スループット付きで持てるか
- どこまで inspection / metrology を内蔵・連携できるか
- 前工程や周辺工程とどう連携するか
- wafer-to-wafer と die-to-wafer のどちらを主力適用先にしているか
6. どんな場面で価値が大きいのか
Section titled “6. どんな場面で価値が大きいのか”Hybrid bonding で価値が出やすいのは、短距離・高帯域・低消費電力の die-to-die 配線がそのまま製品価値になる場面です。
HPC、AI、chiplet、3D memory/logic integration の文脈では特に工程判断を左右します。
ただし、それでも毎回 hybrid bonding が最適とは限らず、量産 volume・歩留まり・コスト・熱設計との総合判断になります。
7. 比較時に突き合わせたい点
Section titled “7. 比較時に突き合わせたい点”high densityの宣伝より先に、何と何をどう接合しているかを公式資料で確かめるmicrobump の次という並べ方に加えて、パッド密度、再作業性、volume 条件の差を同じ表で比べる- 装置比較では bonding 機の名前より
alignment + inspection + cleanlinessの工程連携が条件を満たしているかを装置仕様で確かめる 採用例を比べるときは、量産済みなのか、顧客の採否判定段階なのか、研究実証なのかを分ける
この観点で分類すると、Hybrid bonding は 3D集積でパッド密度を上げやすい一方、平坦度・清浄度・位置合わせの要求が非常に厳しい量産モード として分類可能です。
この分類が使われる場面は三つあります。設計担当は stack order と die-to-die 配線の pitch を確定するときに microbump との比較表を使い、プロセス担当は CMP・洗浄・表面活性化の管理幅と位置合わせ精度の割り付けに図2 の項目を使い、検査担当は known-good-die の合否判定をどの段階に入れるかを 4.4 の基準で確定します。次に比較する軸は二つあります。alignment budget と bonded 後 metrology の役割は、Hybrid Bondingの位置合わせ・検査を分類する で装置と測定項目ごとに比べます。W2W と D2W で歩留まりと failure mode がどう異なるかは、Hybrid Bondingの歩留まり・信頼性 で続けて分類します。
- 洗浄・表面前工程・再汚染管理
- 先端パッケージングとは何か
- 後工程とパッケージング
- 3DI / 3DIC の熱的限界
- Hybrid Bondingは産業のどの工程に使われるか
- Hybrid Bondingの歩留まり・信頼性
- Hybrid Bondingの位置合わせ・検査を分類する
- AMAT・Lam・TELの3D実装装置を比較する
- Backside alignment / overlay metrology の判定項目
- 検査・計測・オーバーレイ装置の役割分担
- 歩留まりと欠陥管理
References
Section titled “References”- imec: Wafer-to-wafer hybrid bonding: pushing the boundaries to 400nm interconnect pitch
- imec: Die-to-wafer hybrid bonding with 2-µm Cu interconnect pad pitch
- Intel: Cutting-Edge Process Technologies for Data Center
- TSMC 2024 Annual Report p.102
- TSMC 3DFabric Alliance
- Samsung Advanced Heterogeneous Integration
- EVG GEMINI FB
- Besi Datacon 8800 CHAMEO ultra plus AC