欠陥密度とは
欠陥密度とは、単位面積あたりに欠陥がいくつあるかを表す量です。 数え上げた個数を面積で割った値を使うところに意味があります。チップの大きさが製品ごとに違っても、同じものさしで工程の出来ばえを比べられます。
ルネサスエレクトロニクスが公開する半導体信頼性ハンドブックは、半導体デバイスが製造の過程で、微小な異物、製造装置によるばらつき、寸法のばらつきなどによって、欠陥を確率的に内部へ抱え込む、としたうえで、これを初期欠陥密度と呼び、選別と検査の工程で良品と不良品を分ける、と述べています。同ハンドブックは、その良品の割合を歩留まりと呼び、歩留まりが高いときは欠陥密度が低く、歩留まりが低いときは欠陥密度が高い、という関係にある、としています。同社の記述です。
一般社団法人電子情報技術産業協会（JEITA）が公開するDFM用語集は、ランダム欠陥の歩留まりを、欠陥密度D0、致命率θ、チップ面積Aの積を指数の肩に取る形で示し、同じ量をクリティカルエリアAcを使って書き直す形も併記しています。面積が指数の中へ入る点が、この式の要になります。欠陥密度が同じでも、面積の広いチップほど歩留まりは下がります。チップ面積と歩留まりの関係は、この一本の式で結ばれています。
数えた欠陥のうち、不良につながるのは一部です
Section titled “数えた欠陥のうち、不良につながるのは一部です”同じチップの上でも、欠陥が落ちる場所によって結果は変わります。JEITAの同じDFM用語集は、パーティクルが1粒あるだけで不良になる場所をまとめた領域をクリティカルエリアと呼び、その領域を洗い出して広さを求める作業をクリティカルエリアアナリシス（CAA）としています。同用語集は、パーティクルによるパターン欠陥やチップの歩留まりがチップのパターン密度に左右されるため、レイアウトデータを解析してチップごとの欠陥確率と歩留まりを分析することが重要になる、と述べています。
大きさも結果を変えます。同用語集は、POF（Probability of Failure）を、あるサイズのパーティクルがチップを不良にする確率として、そのサイズのクリティカルエリアをチップ面積で割った形で表しています。同用語集のウエイテッドクリティカルエリア（WCA）は、クリティカルエリアと欠陥サイズの分布確率の積の積分で、実効クリティカルエリアとも呼びます。同用語集は、クリティカルエリアがパーティクルのサイズとともに増える一方で欠陥サイズの分布確率は逆に減るため、その積が最小設計寸法を少し超えたあたりで極大値を持つ、としています。どの大きさの欠陥から先に潰すか、という優先順位がここから出てきます。
箇所の数で割る場合もあります
Section titled “箇所の数で割る場合もあります”同じ言葉を、箇所の数で割って使う場面もあります。JEITAの同じDFM用語集は、ビアフェイラーレイト（Via Failure Rate）をビアの不良率として、通常はppb（10億分の1）で表記する、としています。同用語集は、ビアの平均欠陥密度を、ビアの不良率とシングルビアの数の積として示し、一般にポアソン分布になる、と述べています。同用語集は、ビアの密度が低いほど不良率は高くなる傾向があるとも言われている、と付け加えています。
面積で割るか、箇所の数で割るかは、その工程の不良がどこで起きるかで選びます。パーティクルのように面へ落ちるものは面積で、ビアやコンタクトのように決まった箇所で失敗するものは箇所の数で数えると、対策の当たりを付けやすくなります。
下げる手と、その代償
Section titled “下げる手と、その代償”工程の側では、清浄度と管理で数そのものを減らします。クリーンルームと洗浄がその中心にあり、見つけるための工程が欠陥検査です。一般社団法人日本半導体製造装置協会（SEAJ）が公開する半導体製造装置用語集（計測）は、ADC（自動欠陥分類）を、欠陥画像をあらかじめ決めたルールで発生原因ごとに分け、その結果を歩留まり管理システムや工場ホストへ上げて、欠陥の発生原因の追求と解析へ使うこと、としています。密度を下げるには、まず何が何個あるのかを分けて数える必要があります。
設計の側では、同じ密度のままで影響を弱める手があります。JEITAの同じDFM用語集は、デフェクトトレランスレイアウトを、工程のばらつきやランダムに出る欠陥へ、設計の段階から耐える力を持たせること、としています。同用語集のワイヤースプレッディングは、最小間隔で並んだ信号配線のスペースを広げてパーティクル欠陥の発生確率を下げる手法で、パーティクルのサイズの存在確率分布をxのマイナス3乗とすれば、スペースを倍にするとショートの起きる確率は4分の1になる、としています。同用語集のワイヤーワイドニングは、配線の幅を広げてオープンを抑える手法です。同用語集のダブルビアは、同じノードへビアを2つ以上打って冗長性を持たせ、歩留まりを改善させる手法です。
差し出すものもあります。同用語集は、ワイヤースプレッディングがタイミングへ影響を与えるため、手を入れたあとにタイミングを見直す必要がある、としています。同用語集はワイヤーワイドニングについて、広げすぎると配線容量が増え、その分だけ信号が遅れたり消費電流が増えたりすることがある、と述べています。同用語集はデフェクトトレランスレイアウトについて、レイアウトの自由度や使えるライブラリの部品数に上限を置き、レイアウトの複雑さを下げる、としています。面積と速度と消費電流を差し出して、クリティカルエリアの狭さを買う取引になります。
作った後で選別する手もあります。ルネサスエレクトロニクスの同ハンドブックは、スクリーニングが、すでに出来上がった製品へ後から加える対策であり、品質とコストの兼ね合いになる、としたうえで、本質的な対策は製造の段階で欠陥率を下げること、または欠陥の影響を受けにくいレイアウトで設計することにある、と述べています。この順序が、歩留まり学習の優先順位そのものになります。
同じ言葉が、別のものを数えていることがあります
Section titled “同じ言葉が、別のものを数えていることがあります”ロームが公開する品質・信頼性ハンドブックは、SiC MOSFETのバイアス不安定性を述べた節で、SiCデバイスについて、ゲート絶縁膜との界面とその近くにある点欠陥の密度が、実用に耐える水準まで下がっているものの、Siデバイスのゲート絶縁膜と比べるとまだ高い状態にある、としています。同ハンドブックは、そこで作られる欠陥がバイアス不安定性を引き起こし、ゲート閾値電圧の変化やオン抵抗の増加へつながる、と述べています。同ハンドブックは光デバイスについても、活性層の中の欠陥密度を製造の段階から下げ、劣化を抑えられるデバイス設計にしている、としています。ここまでの記述は同社のものです。
キオクシアが公開する信頼性ハンドブックは、ゲート絶縁膜の破壊が、絶縁膜の欠陥にもとづく絶縁耐圧の分布の状態と、潜在的な欠陥の密度に大きく左右されるとして、この2つを定めるパラメータは非常に複雑で、ゲート電極の材料、膜厚、基板の欠陥、絶縁膜の作り方、クリーニング、汚染といった要素の影響を受ける、と述べています。同社の記述です。
これらの欠陥密度は、結晶や膜の中にある欠陥を数えた量で、歩留まりの式へ入る単位面積あたりの欠陥の数とは、測る相手が違います。欠陥密度という語を受け取ったら、何を、どの単位で数えた値なのかを先に確かめるだけで、話の食い違いが減ります。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”欠陥密度とは何ですか？
単位面積あたりに欠陥がいくつあるかを表す量です。ルネサスエレクトロニクスの信頼性ハンドブックは、半導体デバイスが製造の過程で微小な異物や製造装置によるばらつき、寸法のばらつきによって欠陥を確率的に内部へ抱え込むとして、これを初期欠陥密度と呼んでいます。
歩留まりとどう関係しますか？
逆の向きに動きます。同じハンドブックは、歩留まりが高いときは欠陥密度が低く、歩留まりが低いときは欠陥密度が高いという関係にある、としています。同社の記述です。
チップが大きいと不利になりますか？
不利になります。電子情報技術産業協会のDFM用語集は、ランダム欠陥の歩留まりを、欠陥密度と致命率とチップ面積の積を指数の肩に取る形で示しています。面積が指数の中へ入るため、同じ欠陥密度でも面積の広いチップほど歩留まりは下がります。
検査で数えた欠陥の数がそのまま欠陥密度になりますか？
致命率という別の見積もりが要ります。同じ用語集は、同じ式をクリティカルエリアで書き直す形も示し、欠陥密度に致命率を掛けた量がチップ面積へ掛かる、としています。数えた欠陥のうち不良につながる割合を、あらかじめ見積もる必要があります。
クリティカルエリアとは何ですか？
パーティクルが1粒あるだけで不良になる場所をまとめた領域です。同じ用語集は、この領域をクリティカルエリアと呼び、それを洗い出して広さを求める作業をクリティカルエリアアナリシスとしています。同用語集は、レイアウトデータを解析してチップごとの欠陥確率と歩留まりを分析することが重要になる、と述べています。
面積あたり以外の数え方もありますか？
箇所の数で割る数え方もあります。同じ用語集は、ビアの不良率をppbで表記するとしたうえで、ビアの平均欠陥密度を、ビアの不良率とシングルビアの数の積として示し、一般にポアソン分布になる、としています。
結晶や膜の欠陥密度と同じものですか？
数えている対象が別です。ロームの品質・信頼性ハンドブックは、バイアス不安定性の原因として、ゲート絶縁膜との界面とその近くにある点欠陥の密度を挙げています。キオクシアの信頼性ハンドブックは、絶縁膜の破壊を左右する要因として、ゲート絶縁膜が潜在的に持つ欠陥の密度を挙げています。歩留まりの式に入る欠陥密度とは、測る相手が違います。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 歩留まり（イールド）とは ── 結果として出てくる良品の割合で、欠陥密度はその結果を左右する側の量です
- 歩留まり学習とは ── 欠陥密度を下げにいく手順そのものです
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- 一般社団法人電子情報技術産業協会「DFM（製造性考慮設計）用語集」（2026年9月2日にリンク生存を実測、200）── ランダム欠陥歩留りの式、クリティカルエリアアナリシス、POF、ウエイテッドクリティカルエリア、ビアフェイラーレイト、ワイヤースプレッディングとワイヤーワイドニング、ダブルビア
- 一般社団法人電子情報技術産業協会「DFM用語集の公開ページ」（2026年9月2日にリンク生存を実測、200）── 用語集の編纂と公開の経緯
- ルネサスエレクトロニクス「半導体信頼性ハンドブック」（2026年9月2日にリンク生存を実測、200）── 初期欠陥密度の語義、歩留まりとの関係、スクリーニングと本質的対策
- 一般社団法人日本半導体製造装置協会「半導体製造装置用語集（計測）」（2026年9月2日にリンク生存を実測、200）── ADCによる欠陥の分類と歩留まり管理システムへの受け渡し
- ローム「品質・信頼性ハンドブック」（2026年9月2日にリンク生存を実測、200）── SiC MOSFETの点欠陥密度とバイアス不安定性、光デバイスの活性層中の欠陥密度
- キオクシア「信頼性ハンドブック」（2026年9月2日にリンク生存を実測、200）── ゲート絶縁膜の潜在的欠陥密度と絶縁耐圧の分布