RTLとは

Q: RTLの書き方でチップの性能は左右されますか？

変わります。ルネサス エレクトロニクスのユーザーズマニュアルは、実際に実現できる周波数はRTLの記述内容と、フリップフロップ間の組み合わせ回路に依存すると述べています。

RTLとは、回路を図で描く代わりに、レジスタとレジスタの間の動きとして記述する抽象度です。 JEITAの半導体用語集は、RTLを「レジスタ伝送レベル」とし、ハードウェア記述言語でハードウェアを記述する抽象レベルの一つで、論理回路をレジスタ間の動作として表現するものとしています。

定義・解説

半導体の設計というと、回路図を描く姿が浮かぶでしょうか。実際には、いまの大規模なチップの設計は文章を書く作業に近いところから始まります。

東京エレクトロンの解説記事は、この設計作業の成果物を機能記述プログラムと呼び、回路になるのはそのあとだとしています。RTLというフォーマットで機能記述プログラムを出力できたら、コンピュータによる自動的な論理合成作業で論理回路に変換する、という流れです。

そして書く行為そのものについて、同記事は、これはもはやプログラミングに近い作業となり、HDL（Hardware Description Language）あるいはVerilogという名前の言語でプログラムしていくとしています。

JEITAの半導体用語集も、RTLの見出し語で記述言語について触れており、Verilog HDLまたはVHDLを使うことが多いとしています。

つまりRTLは、回路がどう動くかを書いたものです。図面というより、指示書に近いと考えるとつかみやすくなります。

抽象度には、段があります

RTLは、記述の抽象度に並ぶ段の1つです。上にも下にも段があります。

JEITAの同用語集は、RTLをICの設計階層の中でゲートレベルよりも上位の記述レベルと位置づけ、RTLよりも抽象度が高いビヘイビアレベルと、回路情報に近いゲートレベルがあるとしています。

同用語集は、それぞれの段についても別の見出し語を立てています。

ESL（電子システムレベル）の項では、RTLよりも抽象度の高いレベルを意味し、C/C++などの高級言語を使って設計するとしています
ネットリストの項では、ゲート情報およびゲート間の接続情報が記述された回路データとし、これを用いてASICのマスクパターン設計やFPGAへの回路形成を行うとしています

段と段の間には、変換する道具がいます。同用語集の論理合成の項は、HDLで表現したRTL記述などを入力すると、所望の半導体製造技術（プロセステクノロジ）の下で最適なゲートレベル論理回路（ネットリスト）を自動生成する技術だとしています。

上へ行くほど、書く量が減ります

C/C++で書くESL、Verilog HDL / VHDLで書くRTL、ゲートとゲートのつなぎ方を書いたネットリストという段があります。段と段の間には、下ろすための変換工程が挟まっています。

「レジスタ間の動作」とは何か

先ほどの一文に戻ります。JEITAは、RTLが論理回路をレジスタ間の動作として表現すると書いていました。この一文が、RTLという名前の中身です。

回路の中には、値を一時的にためておくレジスタ（フリップフロップ、F/F）が並んでいます。そのレジスタとレジスタの間に、足し算や比較といった演算のかたまりが挟まっています。クロックが1回進むたびに、値は前のレジスタから演算を通り抜け、次のレジスタへ移ります。

RTLで書いているのは、この移り方です。どのレジスタからどのレジスタへ、途中で何をして値が移るかを書きます。

ルネサスエレクトロニクスのユーザーズマニュアルは、実際に実現できる周波数はRTLの記述内容とF/F間の組み合わせ回路に依存するとしています。

書き方が、チップの速さを決めます。 クロック1回のあいだに演算を通り抜けられる速さまでが、そのチップの動作の上限になります。演算を1回に詰め込みすぎれば遅くなり、分ければ速くなるかわりに段数が増えます。RTLを書くとは、この配分を選ぶ作業でもあります。

クロック1回で、通り抜けられるか

レジスタとレジスタの間に挟まる演算を、クロック1回で通り抜けられるかどうかが問われます。この配分をRTLの書き方が左右するため、実現できる周波数がRTL記述に依存します。

記述言語で書いたうち、合成できるものがRTLです

ここは誤解しやすいところです。Verilog HDLで書いたもののうち、RTLとして通るのは論理合成できる書き方に限られます。

セイコーエプソンが公開しているデザインガイドは、顧客から受け取るデータについて条件を示しています。提出するRTLデータは論理合成可能な記述のみにしてほしいとし、論理合成にかけられるのはビヘイビア・レベルの記述を除いたRTLデータだけだとしています。

同じ言語で書いていても、動きを確かめる用途に留まる書き方があります。それが混ざったRTLデータは、論理合成の手前で止まります。

つまりRTLが指すのは、言語の名前より、「合成できる書き方」という条件のついた抽象度です。

RTLとネットリストは、別のもの

もう一つ、混同されやすい区別があります。RTLと、そこから生成されるネットリストは、別の成果物です。

同デザインガイドは、工程として、顧客のRTL記述と論理合成後のネットリストとのフォーマル・ベリフィケーション（等価性チェック）を行うとしています。

同じものであれば、一致を確かめる工程は不要です。確かめる工程が存在すること自体が、両者が別物である証拠です。

なお、RTLの段階でも規模の見当はつきます。同ガイドは、顧客から受領した仮RTLデータから、概略のゲート規模を見積もることが可能だとしています。まだ回路になっていなくても、どのくらいの大きさになるかは読めるということです。

書く主体が、移りつつあります

RTLは長く「人が書くもの」でした。その前提が動いています。

NEDOは2025年5月30日のニュースリリースで、シャープと共同で高位合成ツールを開発したと発表しました。同リリースによれば、このツールは、映像データ処理用のAIアルゴリズムをPython（パイソン）で書いたコードを入力として、FPGAなどのハードウェア向けのRTLコードを短時間で自動生成します。

効果についても数値が公開されています。以下は、パラメータ数7779でConv2Dが6層のネットワーク構造を持つAI超解像モデルのRTLコード生成という、特定の課題での比較です。生成期間は、専門技術者による開発では6週間かかるのに対し、このツールでは約5分で完了したとしています。

JEITAの用語集がRTLの上位としていたC/C++の層から、RTLへ自動で下ろす道具が実用の場に出てきています。RTLは設計の受け渡し単位でありつづける一方で、それを書く主体が変わりつつあります。

訳語について

日本語の呼び方は、資料によって揺れます。JEITAの半導体用語集は、RTLをレジスタ伝送レベルと訳しています。一方で「レジスタ転送レベル」という表記も広く使われます。どちらも Register Transfer Level のことで、同じ概念を指します。

よくある質問（FAQ）

RTLとは何ですか？

JEITAの半導体用語集は、RTLを「レジスタ伝送レベル」とし、ハードウェア記述言語でハードウェアを記述する抽象レベルの一つで、論理回路をレジスタ間の動作として表現するものとしています。

RTLで書いた時点で回路になっているのですか？

回路になるのは、RTLを書いたあとの論理合成からです。東京エレクトロンの解説記事は、この設計作業の成果物を機能記述プログラムとし、RTLというフォーマットで出力できたら、コンピュータによる自動的な論理合成作業で論理回路に変換すると述べています。

どんな言語で書くのですか？

JEITAの同用語集は、記述言語としてVerilog HDLまたはVHDLを使うことが多いとしています。東京エレクトロンの記事は、この作業がもはやプログラミングに近い作業となると述べています。

抽象度にはどんな段階があるのですか？

JEITAの同用語集は、RTLをゲートレベルよりも上位の記述レベルとし、RTLよりも抽象度が高いビヘイビアレベルと、回路情報に近いゲートレベルがあるとしています。

ハードウェア記述言語で書けば、すべてRTLになるのですか？

論理合成できる書き方に限ります。セイコーエプソンのデザインガイドは、提出するRTLデータを論理合成可能な記述のみにしてほしいとし、論理合成にかけられるのはビヘイビア・レベルの記述を除いたRTLデータだけだと示しています。

RTLの書き方でチップの性能は左右されますか？

変わります。ルネサスエレクトロニクスのユーザーズマニュアルは、実際に実現できる周波数はRTLの記述内容と、フリップフロップ間の組み合わせ回路に依存すると述べています。

RTLは人が書くものですか？

人が書くものでしたが、変わりつつあります。NEDOは2025年5月30日のニュースリリースで、AIアルゴリズムをPythonで書いたコードからRTLコードを短時間で自動生成する高位合成ツールを開発したと発表しています。

比較・違いを学ぶ

論理合成とは ── RTLを回路へ変換する側
EDAとは ── これらの変換を担う道具の総称

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

JEITA（電子情報技術産業協会）半導体部会「半導体用語集」（2026年8月30日にリンク生存を実測、200）── RTLの見出し語による記述（レジスタ伝送レベル、ハードウェア記述言語でハードウェアを記述する抽象レベルの一つ、論理回路をレジスタ間の動作として表現する、ゲートレベルよりも上位の記述レベル、記述言語はVerilog HDLまたはVHDLを使うことが多い、RTLより抽象度が高いビヘイビアレベルと回路情報に近いゲートレベルがあること）。あわせて、ESLの見出し語によるRTLよりも抽象度の高いレベルという位置づけとC/C++などの高級言語を使って設計するという記述、ネットリストの見出し語によるゲート情報およびゲート間の接続情報が記述された回路データという一文、論理合成の見出し語によるRTL記述などを入力すると所望の半導体製造技術の下で最適なゲートレベル論理回路（ネットリスト）を自動生成するという一文も、それぞれ別の見出し語から採っています
東京エレクトロン TELESCOPE magazine「半導体サプライチェーンの設計工程から製造工程の基礎を学ぼう」（2026年8月30日にリンク生存を実測、200）── RTLの段階が記述にとどまり、回路になるのは論理合成のあとであること、RTLというフォーマットで機能記述プログラムを出力できたら自動的な論理合成作業で論理回路に変換すること、この作業がもはやプログラミングに近い作業でありHDLあるいはVerilogという言語でプログラムしていくこと、IC設計工程が論理設計・論理合成・回路設計・レイアウト設計・配置配線・機能動作シミュレーション・マスクデータ変換出力という流れでフォトマスク作成に至ること
セイコーエプソン「EMBEDDED ARRAY／STANDARD CELL S1X80000シリーズ S1K80000シリーズデザインガイド」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 提出するRTLデータは論理合成可能な記述のみにするよう求めていること、論理合成にかけられるのがビヘイビア・レベルの記述を除いたRTLデータに限られること、RTL記述と論理合成後のネットリストとのフォーマル・ベリフィケーション（等価性チェック）を行うこと、仮RTLデータから概略のゲート規模を見積もることが可能であること
ルネサスエレクトロニクス「CB-40 LR タイプユーザーズマニュアル回路設計編 CMOSセルベースIC」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 実際に実現できる周波数がRTLの記述内容とF/F間の組み合わせ回路に依存すること
NEDO「映像データ処理用AIデバイス向け高位合成ツールを開発しました」ニュースリリース、2025年5月30日（2026年8月30日にリンク生存を実測、200）── RTLがRegister Transfer Levelコードの略でハードウェアの動作を記述したコードであること、開発したツールがPythonコードからRTLコードを短時間で自動生成すること、生成期間が専門技術者による開発では6週間かかるのに対し本ツールでは約5分で完了したこと、その比較条件がパラメータ数7779でConv2Dが6層のネットワーク構造を持つAI超解像モデルのRTLコード生成であること