論理合成とは
論理合成とは、RTLで書かれた記述を、実在する部品の結線表へ自動変換する工程です。 電子情報通信学会の公開知識ベース『知識の森』は、RTLを論理合成ツールでゲートレベルのネットリストへ変換することだとし、このとき性能、面積、消費電力のトレードオフを行うと述べています。
RTLの記事で見たとおり、RTLの段階にあるのは、動きを文章として書いた記述だけです。回路の形になるのは、この先です。
論理合成は、その文章を部品の組み合わせに翻訳する工程です。電子情報通信学会の『知識の森』10群1編1章は、機能の正しさを検証した合成可能RTL記述が、論理合成ツールによってゲートレベルの記述（ネットリスト）に変換されると述べています。
JEITAのICガイドブックは、より平たく書いています。論理回路設計では、機能設計された各ブロックを論理合成技術などを利用してNAND、NORなどの基本ゲート回路に変換するとしています。
東京エレクトロンの解説記事は、IC設計工程の流れを論理設計、論理合成、回路設計、レイアウト設計、配置・配線、機能動作シミュレーション、マスクデータ変換出力という順で示しており、論理合成が7工程のうち2番目、つまり設計の入口近くに来ることが分かります。
翻訳というより、訳し分けです
Section titled “翻訳というより、訳し分けです”「変換」という言葉は、一対一で決まるように聞こえます。実際は違います。
同知識ベースは、この変換が性能、面積、消費電力のトレードオフを行うものだと書いていました。同じRTLを入力しても、何を優先するかで出てくる回路が変わります。
そして、出てくるのは探索の結果です。同知識ベースの3章は、多段論理回路について、その構成の自由度が大きいため厳密最適解を求めることはほとんど不可能だとし、そこで主にヒューリスティックアルゴリズムが用いられているとしています。
論理合成の出力は、厳密最適解の手前で止まる探索の結果です。 同じ設計でも、ツールや設定が違えば別の答えが出ます。
目標そのものも動いてきました。同知識ベースは、当初は最小の素子数で論理機能を実現することが目標だったとしたうえで、いまは配線遅延や消費電力も同時に最小化し、さらに製造性まで考慮することが必要になっているとしています。小さく作ればよい時代から、素子数・配線遅延・消費電力・製造性の4つを同時に満たす時代へ移りました。
どの工場でも通る側と、工場が決まる側
Section titled “どの工場でも通る側と、工場が決まる側”論理合成には、性質の異なる二段があります。この二段が、設計と製造の境目にあたります。
同知識ベースの3章は、ゲートアレイやスタンダードセルを用いた実現の場合、まず使用するセルライブラリのテクノロジに独立な多段論理回路を合成し、その後でテクノロジライブラリに依存した回路を生成する段、すなわちテクノロジマッピングが行われるとしています。
前半は、どの工場のどの世代で作るかに関係なく成り立つ論理の組み立てです。後半で初めて、特定のプロセスの実在する部品へ割り当てられます。
1章も同じ境目を書いています。RTLの段階では、実現する半導体のデザインルール（DR）とは独立しているとしています。そして合成の結果については、ネットリストを構成するゲートがターゲットとなるプロセステクノロジー、デザインルールでのライブラリのセルにテクノロジーマッピングされるとしています。
つまり論理合成とは、どの工場でも通る記述を、特定の工場の部品へ割り当てる瞬間です。ここを通る前のRTLはどのファウンドリでも使えますが、通った後のネットリストは、そのプロセスのものになります。
部品のカタログが、自動化を可能にしました
Section titled “部品のカタログが、自動化を可能にしました”なぜ自動でできるのでしょうか。答えは、選ぶ先があらかじめ決まっているからです。
同知識ベースの3章は、セルベース設計を、あらかじめNANDゲートやINVERTERなどの基本セルのセット（セルライブラリ）を用意しておいて、それらのセルを組み合わせて回路をつくるものとしています。
そして、この前提が自動化にとって決定的だったとしています。セルベース設計は論理設計で考慮すべき探索空間を大幅に狭め、自動で回路生成を行うテクノロジマッピングを実用可能にしたと言ってよい、という記述です。
探す先は、あらかじめ用意された基本セルの一覧に限られます。「この百種類ほどの部品の組み合わせで作れ」という制限があるからこそ、機械が探せます。制限が自動化を可能にした、という順序です。
実用化の時期も記録されています。同知識ベースの1章は、RTLのハードウェア記述から論理回路ネットリストを自動合成するツールが1990年代から、特にASICの設計で実用的に使用されるようになったとしています。
ここで収束させた回路だけが、後でも収束します
Section titled “ここで収束させた回路だけが、後でも収束します”論理合成は、タイミングの決着をこの段で付ける工程です。
ルネサス エレクトロニクスのユーザーズマニュアルは備考として、レイアウト時にタイミングが収束するのは、論理合成の段階ですでに収束していた回路だけだと書いています。
間に合う構造へ組み直せるのは、この段までです。だから設計側は、レイアウトへ進む前にここで決着させます。レイアウトへ送れるのは、タイミングが収束済みの回路に限られます。
同マニュアルはまた、書き方が生成される回路の形をそのまま左右することも示しています。たとえばRTL記述でif文の条件でデータを保持する記述をした場合、論理合成ではF/Fの出力がループして、F/Fの前段にセレクタ回路が生成されるとしています。
書いた一文が、特定の部品の並びに化けます。 RTLを書く人がこの対応を知っている必要があるのは、このためです。
高位合成との違い
Section titled “高位合成との違い”名前が似ているため混同されますが、高位合成は別の工程です。
同知識ベースは、C言語などの抽象度の高い記述をRTLへ変換する段を高位合成（High Level Synthesis）あるいは動作合成（Behavioral Synthesis）と呼ぶとしています。RTLの記事で見た階段でいえば、高位合成は上の段からRTLへ下ろす変換、論理合成はRTLから下の段へ下ろす変換です。
ただし、言葉の使い方には幅があります。同知識ベースは、広義の論理合成がハードウェア記述言語から回路のネットリストを自動的に生成する変換全般を指し、高位レベル合成を含むこともあるとも書いています。狭義と広義が併存しているため、資料によって指す範囲が変わります。
また、レイアウトとの境目も動きます。JEITAのICガイドブックは、タイミング収束を容易化するためのレイアウト設計と論理合成の融合化技術（物理合成）に触れています。工程の線引きそのものが、必要に応じて引き直されています。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”論理合成とは何ですか？
電子情報通信学会の公開知識ベースは、RTLを論理合成ツールでゲートレベルのネットリストへ変換することだとし、このとき性能・面積・消費電力のトレードオフを行うと述べています。
どんな段階を踏むのですか？
同知識ベースは、まず使用するセルライブラリのテクノロジに独立な多段論理回路を合成し、その後でテクノロジライブラリに依存した回路を生成するテクノロジマッピングを行うとしています。
最適な回路が出てくるのですか？
出てくるのは探索の結果です。同知識ベースは、構成の自由度が大きいため厳密最適解を求めることはほとんど不可能だとし、主にヒューリスティックアルゴリズムが用いられていると述べています。
目標は回路を小さくすることですか？
以前はそうでした。同知識ベースは、当初は最小の素子数で論理機能を実現することが目標だったとしたうえで、いまは配線遅延や消費電力も同時に最小化し、さらに製造性まで考慮することが必要になっていると、目標の変遷を記しています。
いつから実用になったのですか？
同知識ベースは、RTLのハードウェア記述から論理回路ネットリストを自動合成するツールが1990年代から、特にASICの設計で実用的に使用されるようになったとしています。
ここでタイミングが厳しくても、後の工程で直せますか？
論理合成の段階で決着させます。ルネサス エレクトロニクスのユーザーズマニュアルは、レイアウト時にタイミングが収束するのは、論理合成の段階ですでに収束していた回路だけだと書いています。
高位合成とは別の工程ですか？
別の工程です。同知識ベースは、C言語などの抽象度の高い記述をRTLへ変換する段を高位合成あるいは動作合成と呼ぶとしています。ただし同知識ベースは、広義の論理合成がハードウェア記述言語からネットリストを自動生成する変換全般を指し高位レベル合成を含むこともあるとも述べており、広義と狭義が併存します。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- 電子情報通信学会『知識の森』10群1編1章「集積回路設計」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── RTLを論理合成ツールでゲートレベルのネットリストへ変換しこのとき性能・面積・消費電力のトレードオフを行うこと、RTLの段階では実現する半導体のデザインルールとは独立であること、RTLのハードウェア記述から論理回路ネットリストを自動合成するツールが1990年代から特にASICの設計で実用的に使用されるようになったこと、当初は最小の素子数が目標だったが配線遅延・消費電力・製造性まで考慮する必要が生じたこと、機能の正しさを検証した合成可能RTL記述がネットリストに変換されること、合成結果のゲートがターゲットのプロセステクノロジー・デザインルールでのライブラリのセルにテクノロジーマッピングされること、C言語などの抽象度の高い記述をRTLへ変換する段を高位合成あるいは動作合成と呼ぶこと
- 電子情報通信学会『知識の森』10群1編3章「集積回路設計」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 広義の論理合成がハードウェア記述言語からネットリストを自動生成する変換全般を指し高位レベル合成を含むこともあること、テクノロジに独立な多段論理回路の合成とテクノロジライブラリに依存したテクノロジマッピングという二段構えであること、構成の自由度の大きさから厳密最適解を求めることはほとんど不可能でヒューリスティックアルゴリズムが用いられていること、セルベース設計が基本セルのセット（セルライブラリ）を組み合わせて回路をつくるものであること、セルベース設計が探索空間を大幅に狭めテクノロジマッピングを実用可能にしたこと
- JEITA 半導体部会「ICガイドブック ICの設計から完成まで［1］」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 論理回路設計では機能設計された各ブロックを論理合成技術などを利用してNAND・NORなどの基本ゲート回路に変換すること、タイミング収束を容易化するためのレイアウト設計と論理合成の融合化技術（物理合成）が挙げられていること
- ルネサス エレクトロニクス「CB-90 MR タイプ ユーザーズマニュアル 回路設計編 CMOSセルベースIC」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 第6章 論理合成が機能検証完了したRTLを論理合成ツールでゲート・レベル・ネットリストへマッピングする手法を収めていること、レイアウト時にタイミングが収束するのは論理合成の段階ですでに収束していた回路だけであること、RTL記述でif文の条件でデータを保持する記述をした場合に論理合成がF/Fの出力をループさせてF/Fの前段にセレクタ回路を生成すること
- 東京エレクトロン TELESCOPE magazine「半導体サプライチェーンの設計工程から製造工程の基礎を学ぼう」（2026年8月30日にリンク生存を実測、200）── IC設計工程が論理設計・論理合成・回路設計・レイアウト設計・配置配線・機能動作シミュレーション・マスクデータ変換出力という流れでフォトマスク作成に至ること