フリップフロップとは
フリップフロップとは、入力された値を保ち、次の合図が来るまでその値を出力し続ける、1ビット分の記憶素子です。 ルネサス エレクトロニクスのエンジニアスクールは、順序回路が過去の入力を現在の出力に反映させるために要するものを記憶とし、その記憶を受け持つ部品をフリップフロップと呼ぶとしています。
論理ゲートを組み合わせた回路には、2つの系統があります。
ルネサス エレクトロニクスのエンジニアスクール「デジタルICの基礎、組み合わせ回路」は、入力信号の組み合わせだけで出力が定まる論理回路を「組み合わせ回路」と呼び、内部に記憶回路と同期回路を備えた論理回路を「順序回路」と呼ぶとしています。
同スクールの「順序回路、フリップフロップ」は、組み合わせ回路を、いま入力されている信号だけで出力が1つに定まる回路とし、順序回路を、いまの入力に加え、過去の入力によっても出力が決定される論理回路としています。
そして同スクールは、順序回路が過去の入力を現在の出力に反映させるために要するものを記憶とし、その記憶を受け持つ部品をフリップフロップと呼ぶとしています。
電子情報通信学会の知識ベース「知識の森」1群8編3章も、同期式順序回路が、状態を記憶するフリップフロップ群と、出力関数および次状態関数を計算する組合せ回路部からなるとしています。回路に過去を持ち込む部品が、フリップフロップです。
名前は、シーソーの擬音から来ています
Section titled “名前は、シーソーの擬音から来ています”ルネサス エレクトロニクスのエンジニアスクールは、フリップフロップという名前が、日本語のギッタンバッコンにあたる英語の擬音から付けられたとしています。同スクールは、RSフリップフロップの動作を、少し錆びていて、傾いた姿勢がそのまま保たれるシーソーにたとえています。
同スクールによれば、シーソーの両端が出力QとQ#を表し、左右に乗る2人が入力RとSを表します。シーソーに乗ることが論理のHに、降りた状態がLに対応します。S側が乗ればQがHになり、S側が降りた後もシーソーの傾きはそのまま保たれます。R側が乗ればQがLになり、こちらも降りた後まで保たれます。以前に乗った人を覚えている動き、という説き方です。
同スクールが示すRSフリップフロップの真理値表は、4つの行からなります。以下はいずれも同スクールの記述です。
- セット ── S=H、R=L のとき、Q=H、Q#=L になります
- リセット ── S=L、R=H のとき、Q=L、Q#=H になります
- 保持 ── S=L、R=L のとき、直前の出力がそのまま保たれます
- 禁止 ── S=H、R=H は禁止入力です
同スクールは、RSフリップフロップが最も簡単なフリップフロップであり、主に機械式スイッチのばたつきによる誤動作を抑える用途などに使われるとしています。
電子情報通信学会の知識ベースも、フリップフロップの基本要素をSRラッチと呼ばれる回路とし、SRラッチがQ=1とQ=0の二つの状態をもつとしています。同資料は、SRラッチをNANDゲートで組んだ回路図を示しています。1ビットの記憶が、論理ゲートの組み合わせから生まれる、という点が面白いところです。
Dフリップフロップは、クロックの合図で取り込みます
Section titled “Dフリップフロップは、クロックの合図で取り込みます”実際のチップで最もよく使われるのは、D型です。
ルネサス エレクトロニクスのエンジニアスクールは、Dフリップフロップを、クロック信号（CK）が立ち上がる瞬間、つまり信号がLからHへ移る瞬間、あるいは立ち下がってHからLへ移る瞬間に、そのときの入力の値を取り込んで出力を切り替える部品としています。
同スクールは、これも先ほどのシーソーで説いています。このシーソーは公園にある普通のものと違い、CKが立ち上がった瞬間にだけ傾きます。CKがHに安定した状態でD側の人が乗り降りしても、シーソーの傾きはそのまま保たれます。
用途の広さについても述べられています。同スクールは、Dフリップフロップが順序回路の基本となる用途の広い回路だとし、多段に重ねてシフトレジスタや分周回路が作成でき、CPU内部のレジスタなどにも用いられるとしています。
電子情報通信学会の知識ベースは、D-FFが遅延素子と同じ動作をし、入力Dを次時刻の状態としてその値を出力するとしています。同資料は、クロック入力CKの周期を時間単位とした時刻tに対して Q(t+1)=D(t) となるとし、順序回路の次状態の値をそのまま入力できるため、順序回路の記憶回路として最もよく用いられるとしています。
同資料は、D-FFのほかにSR-FF、T-FF、JK-FFがあるとしています。T-FFは入力T=1で状態が変化する機能をもち、JK-FFはSR-FFとT-FFを組み合わせた機能をもちます。同資料によれば、SR-FFで禁止入力だった (J,K)=(1,1) は、JK-FFではT-FFとして動作します。
ラッチとフリップフロップは、別の部品です
Section titled “ラッチとフリップフロップは、別の部品です”呼び分けが曖昧になりやすいところです。電子情報通信学会の知識ベースは、ラッチの問題点として、クロックが1の間に入力が変化すると状態も変化し得ることを挙げています。同資料は、1つのクロックパルスの間の状態遷移を1回までに収めるようパルス幅の上限を設ける必要があり、回路設計が難しいとしています。
同資料は、この点を解決した記憶素子がフリップフロップだとし、マスタースレーブ型とエッジトリガ型があるとしています。以下はいずれも同資料の記述です。
マスタースレーブ型は、2つのSRラッチを直列につなぎ、両者のクロック入力を互いに否定の関係にしたものです。クロック入力が1の間に、前段のマスターラッチが入力を取り込んで状態を変化させ、後段のスレーブラッチは前の状態を保持します。クロック入力が0になると逆になり、マスターラッチの状態が固まって、スレーブラッチの状態がマスターラッチと同じになります。この構成により、入力が複数回変化しても、フリップフロップ全体の状態の変化は1回に収まります。
エッジトリガ型は、入力読込みと出力変化の両方を、クロックの立ち上がりまたは立ち下がりのいずれか一方のみで行うフリップフロップです。立ち上がりで行うものはポジティブエッジトリガ型、立ち下がりで行うものはネガティブエッジトリガ型と呼ばれます。なお同資料は、広義にはラッチも含めてフリップフロップと呼ぶことがあるとも述べています。
CMOSでの作り方も公開されています。電子情報通信学会の知識ベース「知識の森」1群7編6章は、伝送ゲートを用いたDフリップフロップ回路について、伝送ゲートを用いたラッチ回路を2段直列につなぎ、それぞれの段のクロックを逆位相としているとしています。ラッチ2段でフリップフロップ1個、という関係が、実際の回路図でも同じです。
クロックで揃えるのは、グリッチを避けるためです
Section titled “クロックで揃えるのは、グリッチを避けるためです”わざわざクロックの合図を待つことには、理由があります。ルネサス エレクトロニクスのエンジニアスクールが、それを述べています。
同スクールは、組み合わせ回路では、わずかな信号伝達の遅延により、グリッチと呼ばれる、ごく短時間の信号が出力されることがあるとしています。同スクールによれば、グリッチは論理回路の誤動作を招くため、それを避ける手立てとしてクロック同期回路が使われます。
クロック同期回路の形も示されています。同スクールは、その概要を、フリップフロップとフリップフロップの間に組み合わせ回路が挟まる構造だとしています。そして、グリッチが組み合わせ回路の出力が安定するまでの短い間に出る信号であることから、出力が落ち着いてからクロックを動かし、その値をフリップフロップに保持させれば、誤動作を避けられるとしています。
フリップフロップが担っているのは、記憶と、時間の区切りです。 回路の中に区切りを入れ、その瞬間の値だけを次の段へ渡す関門になっています。
チップの中では、いくつもの役目を持っています
Section titled “チップの中では、いくつもの役目を持っています”論理回路の教科書を離れると、フリップフロップは半導体製品のあちこちに出てきます。以下はいずれもJEITAの半導体用語集の記述です。
- SRAM ── 記憶の1マスをフリップフロップで作るメモリで、書き込んだ値は電源が入っている間そのまま保たれます。中身を定期的に書き直すリフレッシュを省ける分、動作の間合いを取りやすく速度も出しやすいため、キャッシュメモリや小型の電子機器に使われます
- スキャンテスト ── 検査したい回路の途中にフリップフロップを差し込み、端子から順に値を送りながら動きを観測する手法です。これで短絡や断線、配線どうしの架橋、遅れといった不具合を自動で洗い出せます。テストパターンを作りやすいため、テスト容易化設計（DFT）のなかでいちばん広く使われています
- 縮退故障 ── ICの論理素子やフリップフロップの端子が、入力が何であっても「0」か「1」の一方に張り付いてしまう故障です
- クロックスキュー ── 同期回路へ届くクロックの到着時刻のずれを指し、これが広がると速度を上げにくくなるうえ、誤動作の元にもなります。ロジックICでは普通、CTS（Clock Tree Synthesis）を使い、クロック発生回路から数段のバッファツリーを経由させて、フリップフロップやRAMへの到着時刻をできるだけ揃えたクロックを配ります
チップの規模が大きくなるほど、同じ瞬間のクロックを全てのフリップフロップへ届ける難しさが増します。1ビットの記憶素子が、チップ全体の設計を左右する理由がここにあります。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”フリップフロップとは何ですか？
1ビット分の値を保つ記憶素子です。ルネサス エレクトロニクスのエンジニアスクールは、順序回路が過去の入力を現在の出力へ反映させるために要するものを記憶とし、その記憶を受け持つ部品をフリップフロップと呼ぶとしています。
組み合わせ回路と順序回路は、どこが異なるのですか？
過去の入力が出力へ届くかどうかです。ルネサス エレクトロニクスのエンジニアスクールは、組み合わせ回路を、いま入力されている信号だけで出力が1つに定まる回路とし、順序回路を、いまの入力に加え、過去の入力によっても出力が決定される論理回路としています。
名前の由来は何ですか？
擬音です。ルネサス エレクトロニクスのエンジニアスクールは、フリップフロップという名前が、日本語のギッタンバッコンにあたる英語の擬音から付けられたとし、RSフリップフロップの動作を、傾いた姿勢がそのまま保たれるシーソーにたとえています。
種類にはどんなものがありますか？
ルネサス エレクトロニクスのエンジニアスクールは、フリップフロップを、構造と機能の違いからRS型、JK型、D型、T型などに分けられるとしています。電子情報通信学会の知識ベースは、D-FFが順序回路の次状態の値をそのまま入力できるため、順序回路の記憶回路として最もよく用いられるとしています。
ラッチとフリップフロップは同じものですか？
電子情報通信学会の知識ベースは、広義にはラッチも含めてフリップフロップと呼ぶことがあるとしています。同資料は、クロックが1の間に入力が変化するとラッチの状態も変化し得るという問題点を挙げ、この点を解決した記憶素子がフリップフロップだとしています。
なぜクロックの合図を待つのですか？
グリッチを避けるためです。ルネサス エレクトロニクスのエンジニアスクールは、組み合わせ回路ではわずかな信号伝達の遅延によりグリッチと呼ばれるごく短時間の信号が出力されることがあり、これが誤動作を引き起こすため、クロック同期回路が用いられるとしています。
半導体製品のどこで使われていますか？
JEITAの半導体用語集は、SRAMの記憶の1マスがフリップフロップで組まれているとしています。同用語集はまた、回路の途中にフリップフロップを差し込んで動きを観測するスキャンテストを、テスト容易化設計（DFT）のなかで最も広く使われている手法としています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 論理ゲートとは ── いまの入力だけで出力が定まる部品で、フリップフロップの中身もこれで組まれます
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- ルネサス エレクトロニクス Renesas Engineer School「順序回路、フリップフロップ」（2026年8月30日にリンク生存を実測、200）── 組み合わせ回路が現在の入力により出力が1つに定まる回路であること、順序回路が現在の入力に加えて過去の入力により出力を決定する論理回路であること、過去の入力を現在の出力へ反映させるために要するものが記憶であり、その機能を実現するものがフリップフロップであること、フリップフロップがRS型・JK型・D型・T型といった種類に分けられること、名前が日本語のギッタンバッコンにあたる英語の擬音に由来すること、RSフリップフロップのシーソーによる説き方と真理値表（セット・リセット・保持・禁止）、RSフリップフロップが最も簡単なフリップフロップで機械式スイッチの誤動作防止などに用いられること、Dフリップフロップがクロックの立ち上がりや立ち下がりで入力の状態を保持し出力を変化させること、Dフリップフロップが順序回路の基本で多段につなぐとシフトレジスタや分周回路になりCPU内部のレジスタにも用いられること、組み合わせ回路で信号伝達の遅延によりグリッチが出力されることがあり誤動作を引き起こすこと、クロック同期回路が組み合わせ回路をフリップフロップで挟んだ構造であること、出力が安定してからクロックを変化させて保持すれば誤動作を回避できること
- ルネサス エレクトロニクス Renesas Engineer School「デジタルICの基礎、組み合わせ回路」（2026年8月30日にリンク生存を実測、200）── 入力信号の組み合わせだけで出力が定まる論理回路を組み合わせ回路と呼ぶこと、内部に記憶回路と同期回路を備えた論理回路を順序回路と呼ぶこと、組み合わせ回路が、ANDやOR、NOT、XORといった論理ゲートを何個も並べて構成されること
- 電子情報通信学会 知識ベース「知識の森」1群8編3章「有限状態機械と順序回路」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 出力が現時点での入力に加えて過去の入力にも依存する論理回路を順序回路と呼ぶこと、同期式順序回路が状態を記憶するフリップフロップ群と出力関数および次状態関数を計算する組合せ回路部からなること、フリップフロップの基本要素がSRラッチであること、SRラッチがQ=1とQ=0の二つの状態をもち(S,R)=(0,0)で保持・S=1でセット・R=1でリセット・(S,R)=(1,1)が禁止入力であること、SRラッチがNANDゲートで組めること、ラッチの問題点がクロックが1の間の入力変化で状態も変化し得る点であり1つのクロックパルスあたりの状態遷移を1回までに収めるためのパルス幅の上限が要ること、この点を解決した記憶素子がフリップフロップでマスタースレーブ型とエッジトリガ型があること、マスタースレーブ型が2つのSRラッチを直列につなぎクロック入力を否定の関係にしたもので入力が複数回変化しても状態の変化が1回に収まること、エッジトリガ型が入力読込みと出力変化をクロックの立ち上がりまたは立ち下がりの一方のみで行いポジティブエッジトリガ型とネガティブエッジトリガ型に呼び分けられること、広義にはラッチも含めてフリップフロップと呼ぶことがあること、D-FFが遅延素子と同じ動作をしQ(t+1)=D(t)となり順序回路の記憶回路として最もよく用いられること、T-FFがT=1で状態を変化させJK-FFがSR-FFとT-FFを組み合わせた機能をもち(J,K)=(1,1)でT-FFとして動作すること
- 電子情報通信学会 知識ベース「知識の森」1群7編6章「スイッチング回路」公開PDF（2026年8月30日にリンク生存を実測、200、application/pdf）── 伝送ゲートを用いたDフリップフロップ回路が、伝送ゲートを用いたラッチ回路を2段直列につなぎ、それぞれの段のクロックを逆位相としたものであること、CMOS論理回路が現在の論理回路の主流であること
- JEITA（電子情報技術産業協会）半導体部会「半導体用語集」（2026年8月30日にリンク生存を実測、200）── SRAMの見出し語による、記憶の1マスがフリップフロップで組まれ書き込んだ値が電源を切るまで残ること、リフレッシュが不要で動作の間合いを取りやすく速度も出しやすいためキャッシュメモリや小型電子機器に使われること。あわせて、スキャンテストの見出し語による、回路の途中にフリップフロップを差し込み端子から順に走査して動きを観測し短絡・開放・架橋・遅延などを調べる手法であり、テスト容易化設計（DFT）のなかで最も広く使われていること、縮退故障の見出し語による、論理素子やフリップフロップの入出力端子が回路の入力状態に関係なく論理値「0」または「1」に固定される故障であること、クロックスキューの見出し語による、同期回路を制御するクロック到達時間のばらつきであり大きくなると高速化の妨げと誤動作の原因になること、対策としてCTS（Clock Tree Synthesis）でバッファツリーを経由し到達時間を極力揃えたクロック信号を分配する方法が採られることも、それぞれ別の見出し語から採っています