PDKとは
PDKとは、ファウンドリから設計する側へ渡される、設計情報ファイル一式です。 Rapidusの公式ページは、半導体集積回路を設計する際に必要な設計情報ファイルをまとめたものとし、トランジスタやその他の素子のモデル、設計ルール、シミュレーションツール、レイアウトツール、検証ツールなどが含まれると書いています。
ファウンドリの記事では、ファウンドリがプロセスを提供するだけでなく、製品の設計に必要な情報やデータやツールやIPまで提供していると書きました。
その中身の主要な部分が、PDKです。
Rapidusの同ページは、受け渡しの向きも書いています。PDKは、半導体製造を請け負うファウンドリから、ICを設計する企業（デザインハウス）などに提供されるとしています。そして、製造プロセスに最適化された設計ルールやシミュレーションモデル、標準セル情報などを提供し、設計と製造の橋渡し役を担うとしています。
東京エレクトロンの解説記事は、より広くファウンドリと半導体開発企業（ファブレスメーカーなど）をつなぐ情報パッケージと表現し、中身をプロセスルール、レイヤー構造、デバイスモデル、ライブラリなど、製造技術に付随して設計者が考慮すべき技術仕様としています。渡す側と受け取る側が同じ仕様を手元に持ち、同じ前提で作業を進める状態そのものが、この一式の役目です。
一般社団法人ミニマルファブ推進機構のお知らせも、特定の半導体プロセスで回路を設計する際に使う設計情報ファイル群をまとめたものと、簡潔に書いています。
特定のプロセスに紐づくという点は、あとの話にすべてかかってきます。PDKは工場ごと、プロセスごとに固有で、同じ工場でもプロセスが違えば別のPDKになります。
設計ソフトが読み込むファイル群です
Section titled “設計ソフトが読み込むファイル群です”「設計ルールを渡す」と聞くと、分厚い仕様書を思い浮かべがちです。実際に渡るのは、設計ソフトがそのまま読み込むファイル群です。
ファウンドリのDB HiTekは、公式サイトで中身と使いどころを対応させて示しています。同社は、PDKがチップ設計に必要なファウンドリデータと様々な情報をすべて載せているとし、設計者がチップ設計に取り掛かる際、Schematic/Layout設計から検証、Tape-outに至るまで全体のDesign Flowを容易に行えるようサポートするとしています。
挙げられている部品は、それぞれ役割が違います。
- 回路図を構成するトランジスタ、レジスタなどを示す記号（PMOS、NMOS、BJT、RESなど）が入っています
- 素子の動作特性を正確に予測できるよう、SPICE（スパイス）モデルを提供します
- パラメトリックセルを用いて、レイアウトの繰り返し生成を自動化します（PMOS, NMOS, BJTなど）
- DRC/LVS規則ファイルと、素子・配線に付く寄生成分を抽出するファイルを提供します
回路図を描く段から検証する段まで、設計工程のそれぞれに、対応する部品が入っています。
なお、同じプロセスでも渡され方は複数あります。ファウンドリのタワーセミコンダクターは日本語公式サイトで、自社のPDKが主要なEDAベンダーのデザインフローをサポートでき、フロントエンドからバックエンドまでの統合されたデザイン環境を提供しているとし、デザインキットがCadencePDKとiPDKの両方をサポートすると書いています。
中身の値は、実際に作って測ったもの
Section titled “中身の値は、実際に作って測ったもの”PDKでいちばん腑に落ちにくいのは、なぜ工場ごとに固有なのかという点です。答えは、中身の作られ方にあります。
SPICEモデリングを専門とするモーデックは、技術情報ページで、PDKに含まれる素子モデルがどう作られるかを工程順に示しています。同社は、PDKのSPICEモデルが5つのステップを経て設計者のもとに届けられるとし、TEGと呼ばれる測定用の素子を設計し、実際に製造し、測定し、そこからパラメータを抽出して、PDKとしてまとめるという順を挙げています。
中身は実測値です。その工場で実際にシリコンを作り、測った結果が元になっています。だから工場が変われば値が変わり、PDKも別のものになります。
同ページは、設計者にとっての位置づけも書いています。回路設計者は、ここで提供されるSPICEモデルを絶対的な指標（神様）として設計を行い、製造にいたるとしています。
技術的な中身も相当に重く、同ページはMOSFETについて、BSIM（ビーシム、Berkeley Short-channel IGFET Model）と呼ばれるモデルがデファクト・スタンダードとして用いられているとしています。同ページはまた、BSIMモデルが単体でも数百のパラメータを持つとし、それらを電気的・物理的な背景をふまえて合わせ込むことの難しさにも触れています。
タワーセミコンダクターの同ページも、素子ごとに使うモデルの名前を具体的に挙げています。MOSFET, MOSVAR用PSPモデル、BJT用HiCUMモデル、Resistor用R3モデル、RF SOI用HiSIM SOI モデル、LDMOS用HiSIM_HVなどが並びます。素子の種類ごとに、別の記述の仕方が用意されています。
手に入るかどうかが、参入の壁になります
Section titled “手に入るかどうかが、参入の壁になります”PDKを手に入れられるのは、ファウンドリと契約した企業です。ここが産業の構造を左右します。
東京エレクトロンの同記事は、製造後の半導体チップを正しく動作させ量産可能にするためには、PDKに沿って設計されたチップである必要があるとしたうえで、一般にPDKはファウンドリが契約者に限定的に提供していたと述べています。
設計にはPDKが要り、PDKの入手には契約が要ります。 ファブレスが工場を持たずに済むようになっても、ファウンドリとの契約という扉は手前に立ったままです。
オープンPDKで、何ができるようになったか
Section titled “オープンPDKで、何ができるようになったか”その扉に、部分的な開きが生まれています。
同記事は、130nmのCMOSプロセスに基づくPDKがApache License 2.0として提供され、NDA不要で教育や研究、スタートアップの試作に活用できる状態になっているとしています。さらに、米国のGlobalFoundriesが180nm MCUプロセス向けPDKを試作プログラムに開放したり、ドイツの研究機関IHPも130〜250nmノードでオープンPDKを公開したりするなど、レガシープロセスを中心としたオープン化が拡大していると述べています。
国内にも取り組みがあります。ミニマルファブ推進機構は2023年11月1日のお知らせで、ミニマルファブでCMOS集積回路を実現するためのPDK（Process Design Kit）をオープンしたと発表しています。
ただし、期待の範囲は正確に見積もる必要があります。同記事は、オープンなPDKが設計人材を教育する際に重宝する存在となっているとし、商用への利用はまだ先の段階だとしています。
開いたのは、教育と研究と試作の扉です。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”PDKとは何ですか？
Rapidusの公式ページは、半導体集積回路を設計する際に必要な設計情報ファイルをまとめたものとし、トランジスタやその他の素子のモデル、設計ルール、シミュレーションツール、レイアウトツール、検証ツールなどが含まれるとしています。
誰が誰に渡すのですか？
同ページは、半導体製造を請け負うファウンドリから、ICを設計する企業（デザインハウス）などに提供されるとしています。
PDKに沿って設計する必要があるのはなぜですか？
東京エレクトロンの解説記事は、製造後の半導体チップを正しく動作させ量産可能にするためには、PDKに沿って設計されたチップである必要があると述べています。
読み物なのですか？
違います。ファウンドリ各社の公開資料が挙げる中身は、素子の振る舞いを再現するSPICEモデル、レイアウトを自動生成するPCell、DRC/LVSの規則ファイル、回路図の記号といった、設計ソフトが読み込むファイル群です。
中身の値はどこから来るのですか？
モーデックの技術情報ページは、PDKのSPICEモデルがTEGの設計、TEGの製造、TEGの測定、パラメータ抽出、PDKパッケージ提供という5つのステップを経て設計者のもとに届けられるとしています。実際に作って測った値が元になります。
入手できるのは誰ですか？
ファウンドリと契約した企業です。東京エレクトロンの同記事は、一般にPDKはファウンドリが契約者に限定的に提供していたと述べています。
オープンなPDKもあるのですか？
あります。同記事は、130nmのCMOSプロセスに基づくPDKがApache License 2.0として提供され、NDA不要で教育や研究、スタートアップの試作に活用できる状態になっているとしています。ただし同記事は、オープンなPDKが設計人材を教育する際に重宝する存在だとし、商用への利用はまだ先の段階だとも述べています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- Rapidus「半導体設計はなぜ難しいのか Rapidusが挑む“超高速”ものづくりの舞台裏」テクノロジー公式ページ、2025年6月16日公開（2026年8月30日にリンク生存を実測、200）── PDKが半導体集積回路を設計する際に必要な設計情報ファイルをまとめたものであり、トランジスタやその他の素子のモデル、設計ルール、シミュレーションツール、レイアウトツール、検証ツールなどが含まれること、半導体製造を請け負うファウンドリからICを設計する企業（デザインハウス）などに提供されること、PDKが製造プロセスに最適化された設計ルールやシミュレーションモデル、標準セル情報などを提供し設計と製造の橋渡し役を担うこと
- 東京エレクトロン TELESCOPE magazine「半導体設計環境のオープンソース化が拓く新時代のチップ開発」（2026年8月30日にリンク生存を実測、200）── PDKがファウンドリと半導体開発企業をつなぐ情報パッケージであること、その中身がプロセスルール・レイヤー構造・デバイスモデル・ライブラリなど設計者が考慮すべき技術仕様であること、正しく動作させ量産可能にするにはPDKに沿って設計されたチップである必要があること、一般にPDKはファウンドリが契約者に限定的に提供していたこと、130nmのCMOSプロセスに基づくPDKがApache License 2.0として提供されNDA不要で教育や研究・スタートアップの試作に活用できる状態になっていること、GlobalFoundriesが180nm MCUプロセス向けPDKを試作プログラムに開放しIHPも130〜250nmノードでオープンPDKを公開するなどレガシープロセスを中心としたオープン化が拡大していること、オープンなPDKの商用利用がまだ先の段階であり、設計人材を教育する際に重宝する存在となっていること
- タワーセミコンダクター 日本語公式サイト「プロセスデザインキット(PDK)」（2026年8月30日にリンク生存を実測、200）── 同社のPDKが主要なEDAベンダーのデザインフローをサポートするフロントエンドからバックエンドまでの統合されたデザイン環境を提供すること、デザインキットがCadencePDKとiPDKの両方をサポートすること、シミュレーションモデルと密接に連動して回路図からレイアウトを合成するスケーラブルなレイアウトセル（p-cell）を含むこと、MOSFET・MOSVAR用PSPモデル、BJT用HiCUMモデル、Resistor用R3モデル、RF SOI用HiSIM SOIモデル、LDMOS用HiSIM_HVなどを備えること
- DB HiTek 日本語公式サイト「PDK Process Design Kit」（2026年8月30日にリンク生存を実測、200）── PDKがチップ設計に必要なファウンドリデータと様々な情報をすべて載せていること、Schematic/Layout設計から検証・Tape-outに至るまでのDesign Flowを容易に行えるようサポートすること、回路図を構成するトランジスタやレジスタなどを示す記号（PMOS、NMOS、BJT、RESなど）、素子の動作特性を正確に予測するSPICEモデル、レイアウトの繰り返し生成を自動化するパラメトリックセル、DRC/LVS規則ファイルと寄生成分を抽出するファイルが含まれること
- 一般社団法人ミニマルファブ推進機構「ミニマルファブPDKオープン」2023年11月1日（2026年8月30日にリンク生存を実測、200）── ミニマルファブでCMOS集積回路を実現するためのPDKをオープンしたこと、PDKが特定の半導体プロセスで回路を設計する際に使う設計情報ファイル群をまとめたものであること
- モーデック 技術情報「PDKに含まれるトランジスタ・モデルの作製プロセスを一挙解説！！」（2026年8月30日にリンク生存を実測、200）── ファウンドリからPDKとしてトランジスタや受動素子のSPICEモデル、各素子のライブラリ（シンボル、PCell、スタンダードセルなど）、検証用デザイン・ルール（DRC, LVS, ERC, Antenna）が提供されること、PDKのSPICEモデルがTEGの設計・製造・測定・パラメータ抽出・PDKパッケージ提供という5つのステップを経て設計者のもとに届けられること、回路設計者が提供されるSPICEモデルを絶対的な指標として設計を行うこと、MOSFETではBSIMがデファクト・スタンダードとして用いられBSIMモデル単体でも数百のパラメータを持つこと