半導体製造ラボ SEMICONDUCTOR DATA LAB

設計・製品定義

半導体設計(全体)

185件の公開求人に接続

回路・レイアウト・検証を通じ、製造前のデバイス仕様を作り込む領域。

この工程で何をするか

  • 回路・論理・レイアウトを設計する
  • シミュレーションと検証で仕様を固める

代表的な装置・設備

  • EDAツール
  • 回路シミュレータ
  • エミュレータ

求人票で探す語

回路設計RTLレイアウトEDA

技術解説を読む

CONNECTED JOBS

半導体設計(全体)の求人例

185件を検索
ラピダス (Rapidus US)Macro Analog Design Engineer 分類根拠: 求人タイトル「Analog Design」 ラピダス (Rapidus US)Senior PDK Development Engineer 分類根拠: 求人タイトル「PDK Development Engineer」 ラピダス (RUMS推進室)AI/MLを活用した設計環境(Raads)の構築 (RTL-GDS) 分類根拠: 求人タイトル「RTL」 ラピダス (RUMS推進室)DFTエンジニア(故障解析、不良モード特定(前工程・後工程双方)) 分類根拠: 求人タイトル「DFT」 ラピダス (技術開発統括部)EDA/CADエンジニア 分類根拠: 求人タイトル「EDA/CADエンジニア」 ラピダス (技術開発統括部)TEGレイアウト設計エンジニア(5年以上) 分類根拠: 求人タイトル「レイアウト設計」 ラピダス (設計技術統括部)CDK(Chip Design Kit) 設計フロー・技術開発 分類根拠: 求人タイトル「Design Kit) 設計フロー・技術開発」 ラピダス (設計技術統括部)Chip Implementation EDA Flow Development Engineer 分類根拠: 求人タイトル「EDA Flow Development Engineer」 ラピダス (設計技術統括部)Senior DFT Engineer 分類根拠: 求人タイトル「DFT」 ラピダス (設計技術統括部)Test Chip Design Engineer (Physical Design & PPA Analysis) 分類根拠: 求人タイトル「Physical Design」 ラピダス (設計技術統括部)システムエンジニア (EDA ツール) 分類根拠: 求人タイトル「EDA」 ラピダス (設計技術統括部)半導体パッケージ設計エンジニア (物理設計、TEG設計) 分類根拠: 求人タイトル「物理設計」
回答待ち 更新中 公開Q&A

このページの質問窓口

AIに疑問を送る

「匿名で送信する」を押して内容を送ると、受付ID付きの回答URLを発行します。URLでは進捗を追うことができ、通常は1日以内に回答します。個人情報を取り除いて編集した質問と回答だけを、承認済み資料の出典リンクとともに公開Q&A一覧へ掲載します。

通常、1日以内に回答します 回答待ち 更新中

  1. 匿名で送る 分かりにくい箇所、指摘、追加してほしい内容を書きます。
  2. 受付IDと回答URLを保存する 送信後に発行されるURLへ、進捗が順次反映されます。
  3. 進捗と回答を追う URLには、受付済み、回答作成中、解決済みの状態と回答が載ります。
公開Q&A一覧へ 5〜4,000文字。氏名・連絡先などの個人情報、秘密情報は入力禁止です。

このフォームは匿名です。氏名・連絡先・応募情報などの個人情報、秘密情報、社外秘情報、契約情報、非公開資料の入力は禁止です。投稿原文は運営用DBに保存し、公開面には、個人情報・秘密情報・危険な命令を除く安全審査と読みやすい文章への編集を経た質問文と回答だけを載せます。状態は「受付済み」「回答作成中」「解決済み」の3段階です。安全審査の結果によっては公開を保留します。サイト側の機械検査を通った内容だけを運営側のAI回答作成環境へ送り、回答案の作成と、それとは独立したAI審査に使います。機械検査には見落としの可能性があり、回答作成と審査の履歴は利用中の環境に保持されます。IPアドレスや端末情報は送信対象外です。回答URLは公開Q&A用で、共有先からも開けます。送信により、この利用条件と審査後のQ&A公開に同意したものとします。