AMATがGAA世代向け成膜装置を発表、STI保護とメタルゲート形成が焦点
2nm以降のロジックで難しいのは、細い線を描くことに加えて、露光で作った微細形状を、エッチング、洗浄、成膜、熱工程が続く数百工程の最後まで崩さずに残すことです。Gate-All-Around（GAA）とは、電流の通り道となる薄いナノシートを、ゲートが四方から囲むトランジスタ構造です。構造がミルフィーユのように立体化するほど、膜の偏りや絶縁膜の削れが、リーク電流、消費電力、しきい値電圧のばらつきへ直結します。
Applied Materialsの2026年4月8日公式プレスリリース「Applied Materials Introduces Deposition Systems for Angstrom-Era Logic Chips」は、この「描いた後に形を守る」問題へ向けた発表です。同社は、GAAトランジスタ内部の複雑な3D構造を作るには500を超える工程が必要になり、多くの工程で原子に近い許容差の成膜制御が求められるとしています。この記事を通して読者が区別できるようになるのは、発表された2装置が抑える崩れ方です。症状（リーク電流と寄生容量の増加か、しきい値電圧のばらつきか）と工程（STI保護か、メタルゲート形成か）の2軸で区別します。
発表された装置は、STI保護向けのPrecision Selective Nitride PECVDと、メタルゲート形成向けのTrillium ALDです。装置名は地味ですが、抑える対象の崩れ方はどちらもはっきりしています。ひとつ目は、隣のトランジスタへの漏電を防ぐ極細の溝が、後工程で削れてしまう問題。ふたつ目は、ナノシートの周囲へ金属膜を均一に回り込ませられず、トランジスタごとの電気特性がばらつく問題です。
図1の左列が失敗例、右列が解決例です。STIでは後工程で酸化膜の高さが下がる崩れを選択窒化膜で守り、ゲートでは入口が厚く奥側が薄くなる偏りをALDで全周同じ厚みにします。
2nmの壁は露光後に来る
Section titled “2nmの壁は露光後に来る”GAAは、FinFETよりもゲート制御を強めるために、電流の通り道を薄いナノシートへ分け、その周囲をゲート材料で包む構造です。横から断面化すると、薄いシートが数層重なり、その間に数ナノメートルから10nm級のすき間を形成します。ここへ絶縁膜、金属膜、界面材料を順番に入れていくため、工程は平面上の線幅勝負に加えて、立体のすき間へ膜を入れる勝負になります。
図2のとおり、STIは2個のトランジスタの間で基板に掘った溝の酸化膜で、メタルゲートは各ナノシートのすき間まで入り込んで四方を包む層です。①のSTI上面は後工程の摩耗で高さが下がり、②の約10nm級のすき間では膜が入口へ偏ります。この2箇所が、発表された2装置の対象です。
量産現場で問題になるのは、工程が積み重なるほど小さな欠陥が増幅されることです。STIの酸化膜が少し削れれば、隣のトランジスタとの電気的な距離が縮まります。ナノシートの周囲で金属膜が少し厚くなれば、すき間が詰まり、反対側では膜が薄くなります。この差は、完成後のトランジスタではリーク、寄生容量（隣り合う導体の間に設計外で生じる余分な静電容量）、しきい値電圧の分布として電気測定に出ます。
STIの削れやメタルゲート膜の偏りは、このように完成後の電気特性へ直接出ます。AMATの発表が示すのは、2nm以降のGAAでは、露光で作った形を維持しながら材料を狙った場所へだけ成膜する能力が、性能と歩留まりを左右するという点です。
よくある誤解として、2nm以降の歩留まりは線幅をどこまで細く描けるかで決まると受け取られやすいですが、実際には、露光で作った形をエッチング、洗浄、成膜、熱工程の数百工程の後まで保つ材料制御が、性能と歩留まりの差になります。AMATの発表も、この露光後の工程に向けたものです。
STIの崩れ: 極細の溝が削れる
Section titled “STIの崩れ: 極細の溝が削れる”Precision Selective Nitride PECVDが向き合う相手は、素子分離用の浅溝（Shallow Trench Isolation、STI）です。STIは、隣り合うトランジスタの間に作る絶縁用の溝です。住宅地で区画を分ける細い防火帯のように、トランジスタ同士の横方向の干渉を抑えます。
GAA世代では、この溝が極端に細くなります。溝の中にはシリコン酸化膜（Silicon Oxide）などの絶縁材料が入りますが、AMATは、後続工程を重ねるうちにこの酸化膜が徐々に摩耗し、STIの形状や高さが崩れるとしています。酸化膜が洗浄工程で削られること自体は装置メーカー以外でも測られていて、The Electrochemical Society（ECS）の学会誌に載った超希釈HFと窒素ジェットスプレー洗浄の報告は、薬液を十分に薄めれば酸化膜の減りを0.03nm以下に抑えられるとしています。削れる量が薬液と条件で決まるところまでは誰が測っても成り立つ話で、GAAのSTIでその削れをどこまで抑えるかからがAMATの主張です。STIが浅くなると、隣のトランジスタとの間に電気的な干渉が生まれ、寄生容量やリーク電流が増えます。電力あたりの性能（Performance-per-watt）を上げたいAI向けロジックでは、この小さな崩れがチップ全体の電力効率へ跳ね返ります。
AMATの資料で技術のキモになるのは、選択的なボトムアップ成膜です。PECVD（Plasma-Enhanced Chemical Vapor Deposition、プラズマで原料ガスを反応させて膜を作る成膜法）を土台にしたPrecision Selective Nitride PECVDは、溝の中で必要な場所にだけシリコン窒化膜（Silicon Nitride）を成膜し、シリコン酸化膜の上に緻密な保護層を作るとされています。厚い膜で全体を覆う代わりに、傷みやすい絶縁材料の上へ、後工程の摩耗に耐える薄いコートを作る発想です。
もうひとつのポイントは低温加工です。公開資料では、このプロセスが下地膜や構造へダメージを与えにくい低温で動くとされています。2nm級では、保護膜を作る工程そのものが下地を壊せば、守るはずのSTIの形状を先に失います。だからこそ、膜を「どこへ成膜するか」と同時に、「どれだけ構造を傷めずに成膜できるか」が価値になります。
GAAゲートの崩れ: ナノシート周りで膜が偏る
Section titled “GAAゲートの崩れ: ナノシート周りで膜が偏る”Trillium ALDが向き合う相手は、GAAトランジスタのメタルゲートスタックです。メタルゲートスタックは、トランジスタをオン・オフさせるゲートを構成する複数の金属層です。ここで決まるしきい値電圧（Threshold Voltage）は、トランジスタがオフからオンへ切り替わるために必要な電圧です。
AI向けロジックでは、同じチップの中でも、高速動作を優先するトランジスタと、低消費電力を優先するトランジスタを作り分けます。この作り分けには、メタルゲートの材料や膜厚を精密に調整する必要があります。AMATは、GAAでは複数の水平ナノシートの間隔が約10nm級になり、ゲートスタックがその周囲を完全に包む必要があるとしています。
ここで従来型の成膜が苦しくなります。狭いすき間の入口や角で膜が厚くなると、奥まで材料が届きにくくなります。逆に奥側や下面が薄くなると、同じトランジスタの中でもゲート電界がチャネルへ影響する条件がシートごとにずれます。結果として、しきい値電圧のばらつき、性能低下、消費電力増、信頼性低下、歩留まり低下の原因になります。
狭いすき間で膜が入口に偏り、奥側や下面が薄くなる問題を抑える打ち手がALDです。Applied MaterialsのALD解説では、ALD（Atomic Layer Deposition、原子層堆積）は表面反応を1サイクルずつ進め、膜厚を反応サイクル数で制御する成膜技術とされています。スプレーで一気に塗る代わりに、表面へ原子層を1枚ずつ貼り付けていく考え方に近い技術です。この自己制限的な表面反応が、3D構造へ均一な膜を回り込ませる土台になります。ここまでは装置メーカーの資料と査読論文が共通して挙げる一般的な機構で、査読総説「Atomic layer deposition of thin films: from a chemistry perspective」（International Journal of Extreme Manufacturing 5, 032003, 2023）も、ALDは逐次的で自己制限的な気相-固相反応であると述べ、高アスペクト比の溝や穴へ均一な膜を成膜できるとしています。
Trillium ALDは、このALDをGAAのメタルゲート向けに統合した装置として位置づけられています。AMATの発表では、複数の金属成膜ステップを1つのプラットフォーム内へ統合し、ウェハを高真空下に保ちながら、ナノシート間の非常に狭い空間へ複数材料を形成するとしています。大気や不純物に触れるタイミングを減らせれば、膜と界面の乱れを抑えやすくなります。
公開資料に載っているのは、装置が抑える崩れ方と成膜の考え方までで、前駆体ガス名、反応条件、具体的なプラズマ設計は公開範囲外です。この記事も、公開されているメカニズムの範囲で書いています。Trillium ALDの価値は、狭いGAA構造の中で、金属層の厚みと材料構成をオングストローム級（1オングストローム=0.1nm）で調整し、トランジスタごとのしきい値電圧を設計しやすくする点にあります。
公式動画: GAAと材料工学の全体像
Section titled “公式動画: GAAと材料工学の全体像”AMATのMedia Kitには、今回の発表資料とLogic Master Classの動画がまとまっています。GAAと材料工学がなぜ同時に語られるのかは、公式動画の講演文脈で補えます。
動画: Applied Materials公式YouTube「2026 Logic Master Class Video Replay」
この発表から分かること
Section titled “この発表から分かること”2nm以降の微細化競争では、EUV露光で作った形を、数百工程の後まで保つ材料制御が性能と歩留まりの差になります。Precision Selective Nitride PECVDは、STIの酸化膜を選択窒化膜で守り、リーク電流と寄生容量の増加を抑える方向の装置です。Trillium ALDは、ナノシートを包むメタルゲートを均一化し、しきい値電圧の作り分けを支える方向の装置です。
図3の2つの行は別々の工程ですが、上段の「露光で作った形を後工程で守る」という同じ問題を別の場所で解いています。症状がリーク電流と寄生容量の増加ならSTI側、しきい値電圧のばらつきならメタルゲート側と、電気特性から崩れた場所をたどれます。
GAA世代の成膜には、必要な場所へだけ膜を作ること、狭い3D空間で同じ厚みに回り込ませること、下地を壊さずに次工程へ渡すことの3条件が同時に要ります。AMATの発表は、先端ロジックの競争軸が、線幅の縮小から、構造を守る成膜、選択成膜、ALD、計測を組み合わせた量産制御へ広がっていることを示しています。
今後の2nm以降の量産フェーズでは、EUV、エッチング、洗浄、計測に加えて、STI保護、メタルゲートALD、材料界面制御が歩留まり改善の観察ポイントになります。先端ロジックの性能向上が量産条件に載るかどうかは、こうした材料制御の積み重ねで決まります。
この内容が判断に使われる場面は三つあります。プロセス担当が成膜装置を選ぶときは、選択成膜（必要な場所へだけ膜を作る）とALD（サイクル数で膜厚を制御する）のどちらの能力が自分の工程の崩れ方に合うかを比べます。検査担当は、リーク電流と寄生容量の増加をSTI側、しきい値電圧のばらつきをメタルゲート側の崩れとして切り分けます。設計担当は、高速動作を優先するトランジスタと低消費電力を優先するトランジスタの作り分けが、メタルゲートの材料と膜厚の調整精度に依存することを前提にします。次に比較する軸は、トランジスタ構造そのものの差（プレーナMOS、FinFET、GAAの違い）と、同じ成膜工程での装置メーカー間の差（TEL、AMAT、Lamの最新装置と注目技術）です。
- Applied Materials, Applied Materials Introduces Deposition Systems for Angstrom-Era Logic Chips, April 8 2026
- Applied Materials, Atomic Layer Deposition (ALD)
- Applied Materials, Media Kits & Digital Assets
- Applied Materials, 2026 Logic Master Class Video Replay
- Applied Materials, Technical Glossary
- Jinxiong Li, Gaoda Chai, Xinwei Wang, Atomic layer deposition of thin films: from a chemistry perspective, International Journal of Extreme Manufacturing 5, 032003, 2023
- Hideki Hirano, Kou Sato, Tsutomu Osaka, Hitoshi Kuniyasu, Takeshi Hattori, Damage-Free Ultradiluted HF/Nitrogen Jet Spray Cleaning for Particle Removal with Minimal Silicon and Oxide Loss, Electrochemical and Solid-State Letters 9, 2, The Electrochemical Society, 2005