GAAのロードマップと次の構造候補

先端ロジックの構造ロードマップでは、GAA nanosheet の次に forksheet と CFET が並び、どれも「ポストFinFET」の名で語られます。ところが 2026-04-20 時点で各社の量産計画を比べると、Samsung は 2022 年に 3nm GAA の量産を始め、TSMC は N2/A16/A14、Intel は 18A/18A-P/14A と、いずれも nanosheet 系のまま複数世代を進める計画です。量産の中心構造はまだしばらく GAA nanosheet 系で、その先の高密度候補として forksheet と CFET が並びます。

GAA（Gate-All-Around） とは、チャネルの全周をゲートで囲む一群のトランジスタ構造を指し、量産で使われているのはその中の nanosheet 系です。forksheet は n と p の間隔を絶縁壁で縮める GAA nanosheet の延長構造、CFET は nMOS と pMOS を縦に積む次段の構造です。この記事は、量産の中心構造・密度ブースター・次段候補・長期候補という 4 段の分類を軸に、各社の公開ロードマップがどの段に当たるかを読み分けます。

GAAの次がすぐ量産に来る というより、GAAの中で複数世代を稼ぎながら、その先の構造を準備している のが実態です。

01 / FinFET から CFET までの断面の違い

図1　FinFET はゲートがフィンの 3 面を覆うだけですが、GAA nanosheet は積層シートの全周をゲートが囲み、実効チャネル幅を積層で稼ぎます。forksheet はその n-p 間に絶縁壁を入れて間隔を縮める延長構造、CFET は n と p を縦に積んで標準セル密度を上げる次段の構造です。

図1 の B が現在の量産の中心で、C は B の n-p 間隔を絶縁壁で詰めた延長構造、D は n と p の横並びを縦積みに変えた次段の構造です。各社の公開ロードマップも、この B → C → D の順番で読めます。

1. 最近何が変わったのか

ここ数年の大きな変化は、GAAが研究テーマから量産テーマに移った ことです。

Samsung は 2022 年に 3nm GAA の初期量産開始を公表した
TSMC は N2 を first-generation nanosheet、A16 を nanosheet + backside power rail、A14 を second-generation nanosheet として公開している
Intel は 18A を RibbonFET + PowerVia の世代として打ち出し、さらに 18A-P、14A へと展開している

公開ロードマップで読み取れるのは、各社ともポストFinFETの最初の構造に GAA nanosheet を選び、それを複数世代の主力構造にしていることです。CFET はその後の段に並びます。

2. なぜ業界はGAAを重視するのか

GAA は、先端ロジックで一番苦しいポイントを緩和する構造として、FinFET の後継に選ばれています。

2.1 electrostatics

ゲートがチャネルの周囲により深く回り込むため、electrostatics（ゲートがチャネル電位を静電的に制御する力）が上がり、短チャネル効果、リーク、Vmin の制御がしやすくなります。
FinFET よりも 小さくしても締めやすい のが大きいです。

2.2 drive current と footprint

積層シートで実効チャネル幅を稼げるため、同じ footprint あたりの駆動力を伸ばしやすくなります。
IBM は 2017 年の stacked nanosheet 論文で、GAA nanosheet が FinFET の有力な置換候補であることを示しました。

2.3 DTCOとの相性

GAA の効果が及ぶ範囲は単体デバイスより広く、標準セル、SRAM、配線、backside power delivery、ライブラリ、PDK まで含めた DTCO（design-technology co-optimization、設計と製造技術の同時最適化）の余地が大きいので、先端ノード全体の PPA（性能・電力・面積）を押し上げる武器になります。

3. GAAの中でも何種類あるのか

GAA は、チャネルをゲートが囲む一群のアーキテクチャの総称で、nanowire も nanosheet もこの中に含まれます。

3.1 nanowire

初期の GAA 研究で多かったのが nanowire です。
制御性は非常に高い一方、実効幅の確保や量産性では不利になりやすい構造です。

3.2 nanosheet / nanoribbon

現在の量産・量産直前の中心構造はこの系統です。
薄いシートを複数枚積層し、ゲートで包むことで、electrostatics と drive current のバランスを取りやすくなります。

3.3 会社ごとの対象名

Intel: RibbonFET
Samsung: MBCFET
TSMC: nanosheet

名称は違っても、三社とも公開資料上では GAA nanosheet family に含まれる構造です。

4. 量産ロードマップの現在地

4.1 Samsung

Samsung は 2022 年に 3nm GAA の初期量産開始を公表しました。
現在の logic node 公開ページでも、SF3 を GAA 世代として位置づけています。

ここでのポイントは、Samsung が GAAの量産開始を最初に公表したファウンドリ であることです。
GAA は 2022 年の時点で量産フェーズへ入っています。

4.2 TSMC

TSMC は N2 を first-generation nanosheet として 2025 年量産予定で公開しました。A16 では nanosheet に backside power rail を組み合わせる計画を示しています。
さらに 2025 年 4 月 24 日の発表では、2028 年予定の A14 を N2から進化した second-generation nanosheet の文脈で示しています。

ここから読み取れるのは、TSMC の見立てでも 2nm以降もしばらくは nanosheet 系が主流 だということです。

4.3 Intel

Intel は 18A を RibbonFET + PowerVia の世代として公開し、2025 年 1 月 30 日時点で 2025 年後半の high-volume production へ進んでいると発表しました。
さらに 2025 年 10 月の公開情報では、18A が量産へ向けて立ち上がりつつあり、18A-P は RibbonFET と PowerVia の second implementation として続きます。Intel Foundry のロードマップ図では、14A は PowerDirect を伴う次段としてロードマップ化されています。

公開ロードマップを基準にすると、Intel も GAA + backside power を数世代磨き込む シナリオを取っています。

02 / 公開ロードマップの世代順と構造の帯

図2　Samsung・TSMC・Intel の公開ロードマップは、2022 年の 3nm GAA から 2028 年予定の A14 まで、すべて GAA nanosheet 系の帯の中で世代を重ねます。nanosheet から forksheet（A10）、CFET（A7 以降）へ構造を変える順番を示しているのは imec のロードマップです。

図2 のとおり、Samsung・TSMC・Intel の公開計画は複数世代先まで nanosheet 系の帯の中にあり、forksheet と CFET へ移る順番を示しているのは imec のロードマップです。backside power をどの世代で組み合わせるかは会社ごとに異なり、TSMC は A16 で backside power rail を足し、Intel は 18A から PowerVia を組み合わせています。

5. GAAのボトルネックは何か

GAA が強いのは確かですが、難しさもはっきりしています。

5.1 シート形成とチャネル解放

Si/SiGe 積層から犠牲層を選択的に除去してチャネルを解放する工程は、GAAの心臓部です。
エッチ選択性、形状ばらつき、界面品質が少し崩れるだけで性能と歩留まりが揺れます。

5.2 内側スペーサ

GAA nanosheet では inner spacer（シート端でゲートと S/D を隔てる絶縁膜）が必須で、これが寄生容量、寄生抵抗、短チャネル制御、S/D 形成に強く絡みます。
imec も nanosheet 時代の主要な難所として inner spacer を繰り返し挙げています。詳しくは GAA inner spacerとcontact resistanceの量産ボトルネックで独立に取り上げています。

03 / チャネル解放の前と後

図3　チャネル解放は、Si/SiGe 積層のうち犠牲層の SiGe だけを選択的に除去し、残った Si シートの全周をゲートで包む工程です。SiGe があった位置のシート端には inner spacer が入り、ゲートと S/D を隔てるので、エッチ選択性と形状ばらつきがそのまま寄生容量・寄生抵抗と歩留まりに響きます。

図3 の左右の差は、SiGe があった位置がゲートと inner spacer に置き換わる点だけですが、その置き換えの均一さが、5.1 のエッチ選択性と 5.2 の寄生容量・寄生抵抗の差になります。

5.3 接触抵抗と自己発熱

チャネル制御が良くなっても、アクセス抵抗や contact resistance が悪いままだと回路速度が頭打ちになります。
さらにシート積層構造では熱の逃げ道も狭くなり、自己発熱と信頼性の検証が重要になります。

5.4 量産での均一性

5.1〜5.3 の性能は研究試作でも測れますが、量産でそろうことは別の問題です。
GAA 世代では寸法、しきい値、応力、接触、材料界面をまとめて制御して初めて、5.1〜5.3 で得た性能が量産ロット全体でそろいます。

6. その先として何が見えているのか

ここが本題です。
GAAの次 として語られる候補は主に forksheet と CFET です。

6.1 forksheet

forksheet は imec が提案してきたアーキテクチャで、n と p の間隔をさらに縮小するために絶縁壁を導入します。
目的は、GAA nanosheet の延長で、より高い密度を実現すること です。

imec は 2025 年の VLSI で outer wall forksheet を示し、公開記事ではこの構造が nanosheet 時代を A10 ノードまで延長する中間構造になりうると示しています。
特に面積面では、A10 outer wall forksheet SRAM cell が A14 nanosheet ベースより 22% 面積削減できるというシミュレーションを公開しています。

forksheet は、GAAを捨てる次世代 というより、GAA nanosheet family のスケーリングブースター として位置づけられます。

6.2 CFET

CFET は Complementary FET の略で、nMOS と pMOS を縦に積む構造です。
プレーナは横並び、FinFET/GAA も基本は横方向の n-p 配置ですが、CFET では n と p を縦方向へ積む ので、標準セル密度を大きく押し込めます。

imec の 2025 年公開記事では、outer wall forksheet で A10 まで延長し、その後 A7 and beyond で CFET へ移るロードマップが示されています。
この図では、CFET は「その先」の候補として描かれ、量産投入までになお準備期間を要します。

6.3 2D材料

もっと長期の候補として、imec は WS2 やモリブデン系などの 2D monolayer 材料を CFET と組み合わせる可能性も挙げています。
ただしここは研究ロードマップの領域で、量産ノードとしては最も遠い候補です。

outer-wall forksheet の構造差、CFET の専用モジュール、A7 / A5 / A3 で追加される booster の違いは、フォークシートとCFETのロードマップに切り出して分類しています。

その CFET 側で、double-row cell、direct backside contact、M0 power rail をどの node で足すかは、CFETのM0 railとbackside contact に切り出してあります。

7. 実務ではどう位置づけるべきか

公開ロードマップからは、構造候補を次の 4 段に分けられます。

近未来の中心構造: GAA nanosheet + backside power delivery + DTCO
その次の密度ブースター: forksheet
本格的な次段アーキテクチャ候補: CFET
さらに長期: CFET + 2D materials

この分類では、GAAを何世代も使いながら、その間に forksheet や CFET の量産性を作り込む という順番になります。

よくある誤解は、GAAの次 という言葉の受け取り方です。forksheet と CFET が近いうちに GAA を置き換える と受け取られやすいが、実際には forksheet は GAA nanosheet family の延長構造で、CFET も imec のロードマップでは forksheet の後、A7 以降の候補として並びます。置き換えの時期と受け取ると、Samsung・TSMC・Intel が nanosheet 系を複数世代続ける公開計画と食い違います。

その backside power delivery 自体の中身は、Backside Power Delivery とは何かで独立に分類しています。

8. まとめ

GAA は量産本流に入ったアーキテクチャです。
一方、その先の forksheet と CFET には、量産投入までの準備期間がまだ残っています。

現時点の公開ロードマップでは、業界はまず nanosheet 系GAAを複数世代で継続採用する 方向に動いています。その後に、密度改善用の forksheet と、長期候補の CFET が並びます。

この分類は、設計担当がどのノードの PDK と標準セルライブラリを前提に DTCO を進めるか、プロセス担当がチャネル解放と inner spacer の均一性をどこまで作り込むか、解析担当が自己発熱と contact resistance をどの構造で測るか、という判断で使います。次に比べる軸は、backside power delivery をどの世代で組み合わせるかと、forksheet が A10、CFET が A7 以降というノード割り当てです。構造ごとの断面の差はプレーナMOS、FinFET、GAAの違い、A10 / A7 以降の booster の差はフォークシートとCFETのロードマップで続けて比べられます。