プレーナMOS、FinFET、GAAの違い

最終更新日: 2026/07/01
出典方針: 公式資料・公開資料を優先
対象範囲: front-end / comparison

ロジックトランジスタの進化は、上からしか締められない平面チャネル から 3面で締めるFinFET、さらに ほぼ全周から締めるGAA (Gate-All-Around) への移行として分類可能です。
Intel の RibbonFET や Samsung の MBCFET は、この GAA 系を各社が実装した対象名です。

このページでは、単なる用語の違いではなく、なぜ構造を変えなければならなかったのか、何が良くなり、何が難しくなったのか、設計と製造にどんな影響が出るのか を分類します。

最初に分類する点

プレーナMOSは構造が単純で扱いやすいが、微細化が進むと短チャネル効果とリークの制御が苦しくなる
FinFETはチャネルをフィン状に立ち上げてゲートが3面から電界を及ぼせるため、平面構造より電界制御が大きく改善する
GAAは薄いナノシートやナノリボンの周囲をゲートが取り囲むため、FinFETよりさらに electrostatics を改善しやすい
ただし、GAAではシート解放、内側スペーサ、接触抵抗、ばらつき、信頼性、設計最適化が一段と難しくなる

1. なぜプレーナMOSだけでは苦しくなったのか

プレーナMOSFETでは、電荷が移動するチャネルはシリコン基板の表面近くに平面的に作られ、ゲートは主に 上面側 からチャネルを制御します。
この構造は長い間、CMOS の基本形として非常に優秀でした。幅を広げれば電流を増やしやすく、レイアウトも直感的で、製造フローも成熟しています。

しかし、ゲート長を縮めていくと問題が出ます。

ドレイン電界がチャネル深くまで食い込みやすくなる
ゲートがチャネル全体を十分に締められず、オフ時リークが増える
しきい値電圧の制御が難しくなる
DIBL やサブスレッショルド特性の悪化が無視できなくなる

IBM Research は、微細化をさらに続けたとき、プレーナ bulk デバイスよりも FinFET や GAA 系の方が高い電気的制御性を維持しやすいことを示してきました。
本質は、プレーナが即ダメになる のではなく、縮小しても締まったトランジスタを作るには、チャネルをより立体的にゲートで囲む方向が有利になった という点です。

2. プレーナMOS、FinFET、GAAを構造で比べる

項目	プレーナMOSFET	FinFET	GAA nanosheet / nanoribbon
チャネル形状	平面	細いフィン	薄いシート/リボンを積層
ゲートの回り込み	主に上面	上面 + 両側面	ほぼ全周
電界制御	最も弱い	強い	さらに強い
幅の決め方	連続量として扱いやすい	フィン本数と寸法に上限	シート幅と積層枚数で調整しやすい
微細化の延命力	低い	高い	FinFETの次段として有力
製造難易度	比較的低い	高い	さらに高い

3. プレーナMOSの強みと限界

プレーナMOSの強みは、構造が単純で 幅 W を連続量として扱いやすいことです。
回路設計ではトランジスタ幅を連続量として扱いやすく、アナログ設計でも W をそのまま設計変数に明記可能です。

一方で限界も明確です。

3.1 ゲートがチャネルを囲めない

ゲートが上からしか影響しないため、ドレイン側の影響を受けやすい。
スケーリングが進むほど、オフ電流の抑制とオン電流の確保を両立しにくくなります。

3.2 電源電圧を下げにくい

ロジックの消費電力を下げるには Vdd を下げたいのですが、しきい値やリークの上限が強くなり、低電圧動作の余裕が縮みやすい。

3.3 面積縮小のわりに電気的余裕が減る

寸法を縮小するほど性能が伸びる時代から、寸法を縮小するほど制御余裕が減る時代へ移行したため、構造そのものの変更が必要になりました。

4. FinFETは何を変えたのか

FinFET は、チャネルを フィン と呼ばれる細い壁のような立体構造にして、その上面と両側面をゲートで制御する多ゲートMOSFETです。
Intel が Tri-Gate と呼んだ構造は、この 3面制御 を強調した呼び方です。

4.1 本質は「チャネルを薄くして、横からも締める」

FinFET のポイントは単なる立体化ではありません。

チャネル厚みをフィン幅で決めやすい
ゲートが横方向からも電界を及ぼせるので、チャネル中央まで電界が届きやすい
同じフットプリントで、より強い電気的制御が得られる

これにより、短チャネル効果、サブスレッショルド特性、リークの面でプレーナより有利になります。

4.2 FinFETの実務上のメリット

オン電流とオフ電流のバランスを取りやすい
平面構造より Vmin 側の余裕を作りやすい
ロジック用標準セルの縮小と性能向上につながる

4.3 FinFETの弱点

FinFET では次の上限を抱えます。

チャネル幅の調整が フィン本数 と強く結びつく
連続的な W 調整の感覚が薄れ、回路設計の自由度が落ちる
フィン形成の寸法ばらつきが電気特性へ強く反映される
フィンが細くなるほど寄生抵抗や自己発熱が無視しにくくなる

FinFET は、プレーナをそのまま縮めるよりはるかに優秀ですが、微細化に伴う制御問題を後ろへ送った構造 と位置づけることも可能です。

5. GAAは何を変えるのか

GAA は、ナノワイヤ、ナノシート、ナノリボンなどの薄いチャネルの周囲をゲートが取り囲むトランジスタ群です。
今の先端ロジックで中心にあるのは stacked nanosheet 型で、Intel の RibbonFET や Samsung の MBCFET はこの系統の実装です。

5.1 3面制御から「ほぼ全周制御」へ

FinFET ではゲートが主に3面からチャネルを制御します。
GAA では、薄いチャネルシートの周囲をゲートがより完全に取り囲みます。

この違いは、ゲート電界がチャネルのどこまで及ぶか に直結します。

オフ時にチャネルを締めやすい
短チャネル効果をさらに抑えやすい
低電圧側でも動作余裕を作りやすい

5.2 幅の自由度が戻る

FinFET では駆動力調整がフィン本数に引っ張られやすく、レイアウトとトランジスタサイズの連動が強くなります。
GAA nanosheet では、シート幅や積層枚数を使ってチューニング自由度を確保しやすい。

これは設計上かなり工程判断を左右します。

ライブラリ要求に合わせたトランジスタ最適化がしやすい
同一アーキテクチャ内で複数のしきい値・駆動クラスを作り分けやすい
SRAM やロジックセルで Vmin を下げやすい

5.3 積層で駆動力を稼げる

IBM や imec が強調してきたのは、積層で footprint あたりの drive current を増やせる ことです。
1本のフィンを太らせるのではなく、薄いチャネルを何枚か積むことで、電気的制御を保ちながら実効チャネル幅を増やせるのが大きい。

これは、制御性を保ったまま電流を稼ぐ という、微細化世代で一番困る問題に対する答えの一つです。

6. GAAを電気的制御の観点で分類する

プレーナMOS

チャネル表面の制御はしやすい
しかし深いところや端部の制御に限界がある
ドレインの影響を受けやすい

FinFET

フィンを薄くすればチャネル全体へゲート電界が届きやすい
3面制御で electrostatics が大きく改善する
ただしフィン形状そのものが設計自由度を制限する

GAA

チャネルの周囲をより強く囲める
厚み方向にも電界をかけやすい
FinFET よりさらにリーク、短チャネル、Vmin で有利になりやすい

ここで分類すると、平面で締める から 立体的に締める、さらに ほぼ包み込んで締める へ進んできたのがこの進化です。

7. 設計者の目線では何が変化するか

7.1 幅の量子化とライブラリ設計

プレーナでは Wを少し増やす という設計感覚が強かったのに対し、FinFET ではフィン本数単位の離散性が強くなります。
これが標準セル、SRAM、アナログ設計に影響します。

GAA ではこの上限が完全に消えるわけではありませんが、シート幅や積層枚数の自由度が戻るため、FinFET より デバイスの作り分け がしやすい方向へ進みます。

7.2 低電圧動作

GAA 系は electrostatics の改善により、Vmin を下げやすく、低電圧ロジックの動作マージンを確保しやすくなります。実際に Intel は RibbonFET を perf/watt、Vmin、リークの観点で訴求し、Samsung は MBCFET を電源電圧低減と drive current 向上の両立で示しています。

7.3 バックサイド電源との相性

最近の GAA は、トランジスタ単体で語るより backside power delivery と組で語る方が実態に近いです。
Intel は 18A で RibbonFET と PowerVia をセットで訴求し、TSMC も A16 で nanosheet と backside power rail を組み合わせています。

GAA は FinFETの次世代チャネル であると同時に、配線・標準セル・電源供給も含めた設計パラダイム変更の一部 です。

8. 製造側から分類すると、GAAはなぜ難しいのか

ここを判定材料にすると、「GAAの方が良いなら、なぜもっと早く全社が移らなかったのか」が見えます。

8.1 シート形成と解放

GAA nanosheet では、Si/SiGe などの積層からチャネルシートを作り、選択的に犠牲層を除去してシートを解放する必要があります。
この工程では、界面品質、エッチ選択性、シート形状の均一性が極めて重要になります。

8.2 内側スペーサと寄生抵抗

GAA では、内側スペーサ形成、ソース/ドレイン形成、接触抵抗、アクセス抵抗の制御が非常に難しい。
ゲート制御が良くなっても、抵抗や容量が悪化すれば回路全体の速度優位は削られます。

8.3 歪み工学と信頼性

シートが薄く、積層構造も複雑になるため、歪み導入、界面品質、ホットキャリア劣化、自己発熱、ばらつきの扱いがより重要になります。

8.4 量産では「作れる」だけでなく「揃う」必要がある

研究試作で動くことと、量産で歩留まり良く揃えることは別問題です。
GAA は構造上魅力が大きい一方で、寸法制御、しきい値ばらつき、寄生、熱、信頼性を一括で実現する必要があります。

9. RibbonFETやMBCFETは、GAAのどこに役割を持つのか

ここは用語分類が必要です。

GAA は上位概念
nanosheet や nanoribbon はチャネル形状の一般名
RibbonFET は Intel の名称
MBCFET は Samsung の名称

したがって、教科書的には RibbonFET = Intelが実装するGAA系のリボン/シートチャネルFET、MBCFET = Samsungが実装するGAA nanosheet系FET を指します。

10. GAAで増える利点と製造上限

GAA は electrostatics と Vmin では有利になりやすい一方、nanosheet release、inner spacer、contact、integration の負荷が増えます。
そのため、利点と製造上限を同じ表で並べて突き合わせます。

GAAが有利な点

リーク抑制
Vmin 改善
electrostatics
駆動力/フットプリント最適化

GAAが難しい点

工程複雑化
寄生抵抗/容量の最適化
歩留まり確保
信頼性の判定材料
設計・PDK・ライブラリ最適化の立ち上げ

11. 3世代を同じ軸で分類する

プレーナMOS: 平面上のチャネルを上から制御する時代
FinFET: チャネルを立体化して3面から制御する時代
GAA: 薄いチャネルを積層し、ほぼ全周から制御する時代

まとめ

プレーナMOSからFinFET、そしてGAAへの進化は、単なる微細化テクニックの更新ではありません。
本質は ゲートがチャネルをどこまで支配できるか を改善して、スケーリングの限界を先へ押し広げることにあります。

FinFETは、プレーナMOSが抱えた electrostatics の問題を 3D 化で大きく改善しました。
GAAは、そのさらに先で、FinFETが抱える幅の上限や制御限界を超えようとするアーキテクチャです。

GAA のように制御性が高い構造ほど、作る難度も上がります。
だからこそ、次世代トランジスタの判定では 構造の美しさ だけでなく、量産での統合可能性、寄生、Vmin、歩留まり まで一緒に突き合わせる必要があります。