3DI / 3DIC の熱的限界：HBM-on-GPUで何が詰まるか

GPU の上に HBM を積めば、memory との距離は縮まり、帯域密度は上がります。一方で、imec の 3D HBM-on-GPU 発表のモデルでは、同じ冷却条件で 2.5D benchmark の peak GPU 温度が 69.1°C なのに対し、熱緩和なしで HBM を GPU 上へ積んだ 3D model は 141.7°C に達しました。配線を短くした分だけ、GPU の熱は上に載った DRAM die の材料と界面を通って抜けることになり、放熱経路が詰まります。

3DI はこのページでは 3D Integration、つまり 3DIC / 3D集積 として比較します。3D integration（3D集積）とは、logic、SRAM、HBM、I/O、電源網を横に配置するのに加えて上下方向へも近づけて積み、帯域密度、配線長、面積効率を改善する設計手段です。採否は、接合 pitch、発熱層の配置、放熱経路、hotspot と熱機械応力の許容範囲で分けます。このページでは、3DIC の熱的限界を垂直熱抵抗、hotspot の重なり、放熱経路、design flow、工程・検査の点検項目に分け、どの構成なら熱緩和策込みで採用できるかを比べられるようにします。

1. 3D Integration の価値と熱上限は同時に増える

TSMC 3DFabric は、SoIC、CoWoS、InFO を含む 3D silicon stacking / advanced packaging family として、high performance、high compute density、energy efficiency、low latency を目標にする技術群を位置づけています。TSMC がこれらを一つの family として掲載していることは、3D integration が後工程の中の一技術を超えて、system-level optimization の一部になっていることを示します。imec の 3D integration 技術ページも、processor と memory の距離短縮、機能密度、heterogeneous subsystem の組み合わせを利点として列挙しています。

熱的には、同じ長所がそのまま上限になります。

配線が短くなるほど、logic と memory の距離が縮まり、発熱源同士の熱結合が強くなる
面積効率が上がるほど、単位面積あたりの発熱密度が上がる
上下方向の配線と接合（TSV、microbump、hybrid bonding）が増えるほど、冷却面から遠い層と interface が増える
異種材料を重ねるほど、熱膨張差、warpage、界面熱抵抗が増える

したがって、3DIC の熱的限界は、この材料は何度まで耐えるか という材料単体の上限に加えて、power map、stack order、thermal interface、cooling boundary（冷却面の条件）、信頼性試験を同時に当てはめた時に、peak junction temperature と温度勾配が許容範囲へ収まるかで確定します。

2. 熱的限界を作る5つのメカニズム

メカニズム	何が起きるか	採否判定に使う項目
垂直熱抵抗	上下に積むほど、heat sink までの材料層と界面が増える	stack order、TIM厚み、dielectric、bond interface、heat spreader
hotspot の重なり	logic、SRAM、HBM controller などの高発熱領域が近接する	block placement、activity factor、peak power map
冷却面から遠い active tier	下層の発熱が上層や基板側を経由して逃げる	tier別温度、through-stack thermal path、double-sided cooling
熱機械応力	温度勾配と材料差で warpage、microbump疲労、bond界面劣化が増える	CTE差、thermal cycling、bond strength、interconnect reliability
温度依存の電気劣化	温度上昇で leakage、IR drop、electromigration risk が増える	electrothermal signoff、EM/IR、thermal-aware power integrity

Nature Reviews Electrical Engineering の 2025年レビューは、3D integration が power density の増加と熱放散経路の制限をもたらし、その要因として低熱伝導の interlayer dielectric と複雑な interface を挙げています。ここから、3DIC の熱問題は package cooler の強化に加えて、材料、界面、設計配置、計測を同時に比較する問題になります。

よくある誤解として、3DIC の熱的限界は 一番熱い die の最高温度が材料の耐熱温度を超えるか の一点で決まると受け取られやすいのですが、実際にはheat sink から遠い buried tier の温度余裕、温度勾配が生む warpage と bond 界面の応力、温度上昇後の leakage・IR drop・electromigration まで含めて同時に合否判定する問題です。最高温度が許容範囲内でも、温度勾配と界面の応力で接合部が先に劣化する構成は、上の表の熱機械応力の行で採否を分けます。

3. HBM-on-GPU は熱的限界を数値化しやすい事例

HBM-on-GPU は、3D integration の価値と限界が同時に表れる分かりやすい構成です。GPU と HBM の距離を縮めると、memory bandwidth と package area 効率は改善します。一方で、GPU は高発熱の logic die であり、その上に HBM stack を積むと、GPU の発熱が上方向へ抜けにくくなります。

imec が 2025 IEDM で発表したモデルは、4つの HBM stack、それぞれ12枚の hybrid-bonded DRAM die を GPU 上へ microbump で接合して配置する構成です。同じ冷却条件で比較すると、2.5D benchmark は peak 69.1°C、熱緩和なしの3D model は peak 141.7°C でした。技術側（stack構成、thermal silicon）と system 側（double-sided cooling、frequency scaling）の緩和策を組み合わせると、peak GPU temperature を 70.8°C まで下げられると報告しています。この技術側と system 側を同時に最適化する手法が、発表題名にある STCO（system-technology co-optimization）です。

この事例から得られる判断材料は3つです。

判断材料	3D化で得るもの	熱設計で支払うもの
bandwidth density	GPU-memory 間の距離短縮と帯域密度	高発熱 logic と memory stack の熱結合
package footprint	2.5D より小さい footprint	cooling path の複雑化
throughput density	package area あたりの throughput	frequency scaling、double-sided cooling、thermal silicon 最適化の追加

この事例の要点は、3D HBM-on-GPU の採否が熱緩和策の組み合わせで確定することです。imec の結果は、熱緩和なしでは peak 141.7°C で条件を満たしにくく、stack構成、thermal silicon、double-sided cooling、frequency scaling まで同時に動かすと peak 70.8°C まで下がり、熱的 feasibility の実現範囲が広がることを示しています。

4. 2.5D と 3D は、放熱経路が違う

2.5D では、logic die と HBM stack が interposer 上に横配置されるため、各 die から heat spreader / lid / cooler へ比較的直接的な熱経路を作りやすいです。3D では、発熱源の上に別の die が載るため、上方向の熱経路が stack 内の材料と interface に支配されます。

01 / 2.5D と 3D の放熱経路

図1　2.5D では GPU と HBM の各 die が上面から直接 lid へ放熱しますが、3D HBM-on-GPU では GPU の熱が上に載る DRAM 積層と界面を通ってから冷却面に届きます。この経路差が、同じ冷却条件で peak を 69.1°C から 141.7°C へ引き上げます。

図1 の右側では、GPU の熱が HBM stack の DRAM 積層と、microbump や hybrid bonding の界面を通ってから lid に届きます。imec の比較で 2.5D の 69.1°C と熱緩和なしの 3D の 141.7°C を分けた差は、この上向き熱経路が stack 内の材料層と界面に支配されることで生じます。左側の 2.5D では GPU と HBM stack が interposer 上で横に並び、それぞれの die が上面から直接 lid へ放熱するため、同じ cooler でも peak が低く収まります。

観点	2.5D	3D Integration
主な配線・接合	interposer / RDL / microbump	TSV、microbump、hybrid bonding、direct bond
熱源配置	横方向に分散しやすい	上下方向に重なりやすい
冷却経路	dieごとに上面冷却を設計しやすい	buried tier の熱が抜けにくい
主な設計上限	interposer面積、配線長、package size	vertical thermal resistance、hotspot、stack order
採用判断	面積と帯域のバランス	帯域密度と熱・信頼性の同時要求条件

高帯域・短距離・小面積の価値が、熱緩和策と歩留まり・信頼性コストを上回る場合にだけ3D化を選びます。2.5Dで十分な場合は、横配置の冷却しやすさを優先します。

5. thermal-aware design flow で最初に確定すること

Synopsys の 3DIC 解説は、3D-IC design challenge として heat transfer、electromigration、stress / strain、thermal expansion を挙げ、熱源の監視・解析を reliable performance の条件として位置づけています。さらに Synopsys RedHawk-SC Electrothermal は、2.5D / 3DIC multi-die system で power integrity、signal integrity、thermal integrity、structural integrity を統合して signoff する flow を示しています。

02 / 熱設計で先に確定する順

図2　stack order と block placement は architecture・floorplan の段で先に確定し、温度と応力の結果が出るのは package / cooling 以降の後段です。後段の結果で前段の2段を変えると、配線、bonding、test まで崩れます。

図2 の5段のうち、architecture と floorplan で確定する stack order と block placement は、後段の package / cooling や power integrity の結果を受けて直そうとすると、配線、bonding、test まで崩れます。したがって熱の判定条件は、signoff の最後に温度を測る項目に加えて、architecture の段階から stack構成、power map、cooling boundary、mechanical stress を同じ設計 loop で回す項目にします。

公開資料から作る記述例として、図2の5段それぞれで先に確定する項目と、後から直しにくい理由を次の表で分けます。

段階	先に確定する項目	後から直しにくい理由
architecture	どの die を上下に積むか、hot die を避ける配置にするか	stack order を後段で変えると配線、bonding、test が崩れる
floorplan	hotspot を分散させる block placement にするか	activity map が後から更新されると冷却設計の前提が崩れる
package / cooling	上面だけか、double-sided cooling まで使うか	lid、TIM、substrate、cooler が量産設計へ波及する
power integrity	IR drop、current density、thermal-aware EM を同時に合否判定するか	温度上昇で抵抗、leakage、EM余裕が悪化する
reliability	thermal cycling、warpage、bond strength をどこで測るか	接合後に failure mode が症状として出ても原因工程へフィードバックしにくい

3DIC の熱設計では、stack構成、power map、cooling boundary、mechanical stress を同じ設計 loop で回し、その loop の中で熱緩和策を足すときは、次の節のように各手段が作用する層・界面と支払う trade-off を先に比べます。

6. 熱的限界を広げる手段と限界

手段	影響する対象	限界
thermal-aware floorplan	hotspot の重なり	性能や配線長との trade-off が残る
thermal TSV / thermal via	層間の熱経路	signal TSV、電源、area、応力との競合
high-conductivity material / heat spreader	interface と横方向拡散	process compatibility、bonding、stress の上限
TIM最適化	die-lid、lid-cooler 間の熱抵抗	thickness、pump-out、長期信頼性
double-sided cooling	buried tier と上層 memory の温度	package構造、system側冷却、保守性が難しくなる
DVFS / frequency scaling	peak power と温度	workload性能低下。imec事例では GPU frequency halving に 28% workload penalty が示されている
microfluidic / liquid cooling	高heat flux	製造、信頼性、液体管理、コストが増える

03 / 熱緩和策が作用する場所

図3　熱緩和策は作用する場所が異なり、TIM最適化と heat spreader は界面の熱抵抗、thermal TSV は層間、floorplan は hotspot の重なり、double-sided cooling は buried tier、DVFS は peak power そのものに作用します。どれも性能、面積、歩留まり、信頼性、systemコストのどこかと trade-off になります。

図3 のように、緩和策ごとに下げられる熱抵抗や発熱の場所が異なるため、buried tier の温度を下げたいのか、hotspot の重なりを減らしたいのか、peak power そのものを抑えたいのかで選ぶ手段が異なります。imec の事例では GPU frequency を半分にすると 28% の workload penalty が示されており、DVFS は温度と性能の trade-off を直接支払う手段です。どの手段も性能、面積、歩留まり、信頼性、systemコストのどこかで trade-off を伴うため、3D integration では冷却技術を足す前に、どの熱緩和策を採用すると、性能、面積、歩留まり、信頼性、systemコストがどう増減するかを比較します。

7. 工程・検査側で増える点検項目

3DIC の熱的限界は、設計ツールの signoff と工程側の測定の両方で確定します。工程側では、薄化、bonding、warpage、post-bond inspection、部分実装後テストの結果が熱設計の判定材料になります。

薄化: die を薄くすると thermal path と機械強度の許容範囲が同時に動く。Temporary Bond / Debond と wafer thinning が前提になる
bonding: hybrid bonding は接合端子の密度で有利だが、thermal budget、平坦度、清浄度、alignment が厳しい。接合条件は Hybrid Bondingの基礎で比べる
warpage: 温度勾配と材料差で接合品質、overlay、信頼性が悪化する。Hybrid Bondingの歩留まり・信頼性で failure mode を分ける
test: 接合直後、部分実装後、最終テスト、SLT で症状が検出されるタイミングがずれる。テストと選別で検出段階を比べる

設計段階の peak temperature だけを根拠に採用判断を下すと、量産で thermomechanical failure を取りこぼします。温度時間条件・装置設定と test stage をセットで設計します。

8. 判定チェックリスト

3DIC / 3DI の熱的限界を採否判定するときは、次の項目で点検すると、技術資料の記述と量産判断を分けやすくなります。

点検項目	採否の判定基準
stack order	hot die 同士を上下に重ねるか、離して積むか
power map	local hotspot を含む power map か、average power だけの map か
cooling boundary	上面冷却だけか、double-sided cooling まで必要か
buried tier	heat sink から遠い active layer の温度余裕があるか
material / interface	dielectric、TIM、bond interface の熱抵抗を入れているか
electrothermal	温度上昇後の IR drop、EM、leakage を合否判定しているか
reliability	thermal cycling、warpage、bond strength、microbump疲労を分けているか
performance trade-off	frequency scaling や voltage上限で workload性能がどれだけ落ちるか

この表の要点は、3DIC の限界を 最高温度 に加えて複数の項目で点検することです。最終判断は、温度、温度勾配、電源品質、機械信頼性、性能低下、冷却コストを同じ表で比較することです。

まとめ

3D Integration は、memory wall、配線長、package footprint、帯域密度を改善できる一方で、熱を伝える距離と界面を増やします。特に HBM-on-GPU のように高発熱 logic と memory stack を上下に近づける構成では、thermal mitigation なしでは peak temperature が採否を分ける上限に達します。

したがって 3DI / 3DIC の熱的限界は、冷却を強くする 一手に加えて、architecture、floorplan、power delivery、bonding、材料、cooling、test を同じ表で比較する問題です。thermal-aware design flow と工程側の測定を早い段階で同じ loop に組み込めるかが、3D integration を研究実証から量産構成へ移すときの主要な比較軸になります。

この内容が使われる判断場面は3つです。設計担当は、architecture と floorplan の段階で stack order と block placement を確定するときに、imec の 2.5D 69.1°C / 熱緩和なし 3D 141.7°C / 緩和策込み 70.8°C のような peak 温度差を採否の判定材料にします。プロセス担当は、薄化と bonding の thermal budget や warpage を Hybrid Bondingの歩留まり・信頼性の failure mode と比べます。検査担当は、接合直後・部分実装後・最終テスト・SLT のどの段階で thermomechanical failure を検出するかをテストと選別で確定します。次に比較する軸は 2.5D と 3D の工程順の差で、3Dパッケージングの工程フローが横配置と縦積みで熱経路がどう切り替わるかを工程側から追います。

入口で分ける検索語

検索語	ここで比べる条件	次に比べるページ
3DI 熱的限界	3D Integration で発熱層と冷却経路が重なる理由	このページ
3DIC thermal limit	peak temperature、vertical thermal resistance、hotspot の判定条件	このページ
HBM on GPU thermal	logic の上へ memory stack を積む時の温度上昇と緩和策	このページ
2.5D と 3D の熱比較	横配置と縦積みで熱経路がどう切り替わるか	3Dパッケージングの工程フロー
hybrid bonding thermal budget	接合、薄化、warpage、信頼性へ熱履歴がどう影響するか	Hybrid Bondingの歩留まり・信頼性
3DIC thermal signoff	power、thermal、stress を同時に合否判定する設計 flow	先端パッケージングとは何か

References

出典確認日: 2026-05-26