Hybrid Bondingの歩留まり・信頼性

Hybrid bonding の量産で最初に崩れるのは、interconnect pitch の細かさよりも接合面の状態です。microbump と比べて段差や位置ずれを吸収できる余地が小さく、direct Cu / dielectric bonding では electrical yield、絶縁破壊、熱履歴後の安定性へ直結します。接合面の平坦度、清浄度、位置精度、bond quality が、そのまま歩留まりと長期信頼性を左右します。

hybrid bonding とは、Cu パッドと絶縁膜を同じ接合面で直接つなぎ、microbump を介さずにダイ間の導通を取る接合方式です。この記事で分けるのは、flatness / Cu recess、queue time / cleanliness、placement / bonded overlay、void / bond strength という4つの管理指標が、どの工程で作り込まれ、どの failure mode としてどのテスト段階で検出され、W2W と D2W で yield split の場所がどう入れ替わるかの違いです。公開一次情報の範囲で切り分けられるのは、bonding 装置の精度に帰する部分と、平坦化・洗浄・待機時間・接合後計測の条件に帰する部分です。

imec の 400nm pitch wafer-to-wafer hybrid bonding 記事 は、overlay が dielectric breakdown と yield の両方を左右することを示しています。さらに Applied Materials の Kinex と EVG の EVG320 D2W が製品ページに掲載しているのは、bonding head の精度に加えて、cleanliness、queue-time control、die traceability、前工程統合です。hybrid bonding の歩留まり・信頼性は、bonding 装置単体の性能よりも、pre-bond flow から post-bond inspection までの工程連結条件で決まります。

テストと選別 を合わせると、部分実装後テスト、最終テスト、バーンイン、SLT のどこで症状が検出されたかを温度時間条件・装置設定へフィードバックしやすくなります。

要点

• hybrid bonding では 歩留まり と 信頼性 の発生源がかなり重なる
• 公開一次情報から最初に突き合わせたい管理指標は flatness / Cu recess queue time / cleanliness placement / bonded overlay void / bond strength
• W2W と D2W では yield split の場所が変化するため、同じ defect でも管理指標が変化する
• 量産で差がつくのは clean / activate / align / measure / inspect / qualify の連結であり、歩留まりと信頼性は bonding 装置単体の精度に加えて前後工程の条件で決まる

1. 量産で最初に突き合わせる4つの管理指標

hybrid bonding の歩留まりと信頼性は、failure mode を細かく分ける前に、先に数値管理の対象を決めた方が改善しやすくなります。この表では、公開一次情報で読み取れる範囲に絞り、最初に比較したい管理指標をまとめます。

01 / 接合前から合否判定までの連結

図1　4つの管理指標は同じ検査工程にまとまらず、接合前・接合・接合後計測のどこで作り込むかが指標ごとに異なります。合否判定で検出した症状を前段のどの条件へ返すかが、量産での改善速度を左右します。

図1の順序では、4つの管理指標を作り込む工程がそれぞれ異なります。flatness と Cu recess は接合前の平坦化と post-CMP 洗浄、queue time と cleanliness は表面活性化後の待機時間、placement accuracy は bonder、bonded overlay と void / bond strength は接合後の計測・検査、electrical daisy chain は接合後の電気測定に対応します。合否判定の段でだけ数字を追うと、どの前段工程へ測定結果を返すかが後から追えなくなります。

管理指標	主にどこで作り込むか	歩留まりを左右する理由	信頼性を左右する理由	代表的な一次情報
flatness / Cu recess / post-CMP clean	CMP・平坦化工程 と接合前洗浄	未接合、局所抵抗上昇、接合ムラを増やす	応力集中や界面不安定化を起こしやすい	imec 400nm pitch W2W、Kinex
queue time / surface activation / cleanliness	pre-bond flow、搬送、待機時間管理	再酸化や再汚染で void と未接合が増える	bond strength のばらつきが残りやすい	Kinex、EVG320 D2W
placement accuracy / bonded overlay	bonder、bonded 後 metrology	daisy chain 不良、electrical yield 低下、dielectric breakdown を招く	微細 pitch で局所電界と導通余裕を削る	imec 2µm D2W、EVG40 D2W
void / bond strength / electrical daisy chain	post-bond inspection、電気測定	接合後の逃し不良を捕まえる	qualification 前に界面品質不足を見つける	EVG20、EVG 2022 multi-die D2W

この表で比較対象になるのは、装置単体の精度よりも、どの工程で管理指標を作り込むかです。例えば imec の 400nm pitch W2W 研究 は overlay が yield と dielectric breakdown の両方を左右することを示し、EVG20 は void 検査に加えて bond strength measurement を製品ページへ掲載しています。hybrid bonding では、歩留まりと信頼性を別部門の話として分離しすぎると、同じ defect source を別々に追いかけてしまいます。

2. failure mode ごとに何を最初に疑うか

02 / 接合界面に残る欠陥と症状

図2　同じ接合界面でも、段差・粒子・overlay ずれのどれが残ったかで症状が別物になります。症状から欠陥の種類を逆算できると、平坦化・洗浄・alignment のどれへ測定結果を返すかが1段階で絞れます。

図2の4面はどれも同じ hybrid bonding の接合界面ですが、残った欠陥の種類ごとに検出される症状と戻り先の工程が異なります。表面段差と Cu recess は平坦化と post-CMP 洗浄、粒子と再酸化は洗浄と queue time 管理、overlay ずれは alignment と bonder へ返ります。次の表は、この対応を failure mode 単位でまとめたものです。

failure mode	接合後に見えやすい症状	最初に切り分けたい変数	主に戻る工程候補
表面段差	未接合、局所抵抗上昇、接合ムラ	across-wafer flatness、Cu recess、post-CMP clean	CMP・平坦化工程
粒子・残渣・再酸化	void、界面欠陥、bond strength 低下	cleanliness、activation 後の queue time、搬送条件	洗浄・表面前工程・再汚染管理
placement / overlay ずれ	daisy chain 不良、electrical yield 低下、絶縁破壊	placement accuracy、bonded overlay、warpage	Hybrid Bondingの位置合わせ・検査を分類する
wafer / die warpage	面内ばらつき、局所接触不良、搬送異常	bow / warp、temporary bond 条件、薄化後のハンドリング窓	3Dパッケージングの工程フロー
良品ダイ / traceability 不足	assembled 後の歩留まり低下、責任工程の不明確化	die map、yield split、traceability	歩留まりと欠陥管理

imec の die-to-wafer hybrid bonding 実証 では、2µm Cu pad pitch で <350nm の die-to-wafer overlay error と good electrical yield が示されています。ここから分かるのは、D2W で量産歩留まりを動かす主要因が、細 pitch の実現に加えて placement と electrical yield の両立にある、ということです。

どのテスト段階で症状が表面化しやすいか

症状	検出されやすいテスト段階	主なフィードバック先
daisy chain 不良、open / short、導通抵抗上昇	部分実装後テスト	alignment、bonding、interposer、RDL
speed bin 低下、温度 corner 異常、熱起因の drift	最終テスト	thermal path、package 条件、stack 構造
thermal / humidity stress 後の bond strength 低下、界面不安定化	バーンイン、reliability 試験	surface prep、材料、qualification rule
boot failure、power rail instability、IP 間接続異常	SLT	power delivery、firmware、system integration 条件

どの stage で何を合否判定するかの工程順は テストと選別 で分類し、このページでは どの failure mode がどの温度時間条件・装置設定へ戻るか を主題にします。

3. 信頼性 qualification で歩留まりと切り離してはいけない点

3.1 surface prep / CMP が bond interface の上限を選定する

Kinex が wet clean、surface activation、queue-time control を一体で示しているのは、surface prep が量産条件そのものだからです。接合面の段差、残渣、再酸化が残ると、歩留まりが下がるだけでなく、後段 thermal stress 後の界面安定性も落ちます。

3.2 alignment ずれは絶縁破壊と接続信頼性の両方を左右する

imec の 400nm pitch 研究 は、overlay を詰めるほど HVM の yield が上がるだけでなく、dielectric breakdown の観点でも有利になることを示しています。微細 pitch では、導通が取れた状態に加えて、局所電界が許容範囲へ収まる幾何条件まで含めて信頼性が決まります。

3.3 void と bond strength は分けて突き合わせる

EVG20 の IR inspection と bond strength measurement が示す通り、void の有無と界面強度は別の指標です。void が少なくても bond strength が不足していれば、後段 anneal や thermal cycling で不安定化するリスクがあります。

3.4 warpage / thermal history は bonding 後の問題ではなく前段条件の延長線上にある

TEL の Synapse / Ulucus 系列 は、temporary bonding、permanent bonding、rework、wafer thinning、cleaning を production flow として並べています。これは、hybrid bonding の信頼性が bonding 直後だけで決まらず、薄化・搬送・debond・rework まで含む熱機械履歴に支配されることを示しています。

3.5 D2W では 良品ダイ と traceability を入れないと yield split の原因を切り分けられない

EVG の 2022 年発表 では multi-die D2W transfer で 100-percent void-free bonding yield が示され、Besi の hybrid bonding 製品ページ では cleanliness と optical alignment を量産性能の中心として掲載しています。D2W では die 単位管理が強みですが、そのぶん 良品ダイ、placement、traceability、assembled 後の split 設計が重要になります。

4. W2W と D2W で管理のしかたはどう変化するか

03 / yield split がどの単位で乗るか

図3　W2W では片側 wafer の欠陥が bonded wafer 全体へ広がり、D2W では損失が die 単位で止まります。この違いが、改善対象を wafer map 側にするか die map 側にするかの選定条件になります。

図3の格子は、同じ die 配列に対して損失がどの単位で乗るかを示しています。W2W では片側 wafer の欠陥が bonded wafer 全体へ広がるため、across-wafer topography と overlay map が管理対象になります。D2W では損失が die 単位で止まる代わりに、良品ダイ、placement accuracy、die map、traceability を assembled 後まで追う手間が増えます。

観点	W2W	D2W
歩留まりの崩れ方	片側 wafer 全体の影響が大きい	die 単位で split しやすい
主な位置精度判定条件	全 wafer の overlay 一様性	die placement と bonded 後 overlay
信頼性の見え方	面内ばらつきと bond quality の分布	die traceability と assembled 後の不良切り分け
制御しやすい指標	across-wafer topography、overlay map	良品ダイ、placement accuracy、die map

W2W は全 wafer の均一性が支配的で、D2W は die ごとの placement と traceability が支配的です。したがって同じ hybrid bonding でも、歩留まり改善の中心が wafer map 側なのか die map 側なのかを先に切り分けた方が、工程改善の対象が明確になります。

5. 量産で差がつく工程連結条件

1. 表面形成を揃える
   CMP・平坦化工程 と post-CMP clean で flatness と清浄度を整える。

2. 前工程後の時間窓を管理する
   clean / activate 後の queue time を短く保ち、再酸化と再汚染を抑える。

3. 接合前後の位置情報を管理する
   Hybrid Bondingの位置合わせ・検査を分類する と Backside alignment / overlay metrology の判定項目 をつなぎ、placement と bonded 後 overlay の両方を管理する。

4. bond quality と電気特性を別の測定項目として比較する
   IR void 検査、bond strength、electrical daisy chain を切り分ける。

5. failure mode を前段へ返す
   3Dパッケージングの工程フロー と 歩留まりと欠陥管理 を行き来し、どの温度時間条件・装置設定が defect source かを工程別に特定する。

6. 判定条件

• 量産上の優位性は、interconnect pitch の細かさよりも、表面段差、粒子、overlay が揃った状態で決まります。
• bonding 装置精度と長期 reliability の確保は別に判定材料にします。bond quality、void、thermal / mechanical stress は別の突き合わせ軸として比較します。
• 量産採用 と 長期 reliability qualification 完了 は別マイルストーンです。production start、design-ready、tool shipment は分けて分類します。

bonding 装置の精度が上がれば歩留まりと信頼性は同時に片付く と受け取られやすい部分です。実際には、imec の 400nm pitch W2W 研究 が overlay を yield と dielectric breakdown の両方の要因として示しています。一方で EVG20 は、void 検査と bond strength measurement を別々の測定項目として掲載しています。歩留まりの数字と reliability qualification の合否を混同すると、pre-bond flow と post-bond inspection のどちらへ手を入れるかを取り違えます。

まとめ

Hybrid bonding の歩留まり・信頼性は、接合点そのものより、接合面の作り込みと接合後の検証結果を温度時間条件・装置設定へ返す設計で決まります。flatness cleanliness overlay warpage bond quality qualification を同じ production flow の連結条件として比較することが工程判断を左右します。

そのため hybrid bonding を比較するときは、bonding head の精度 に加えて、pre-bond flow、bonded 後 metrology、inspection、yield split、reliability qualification までを一続きの比較対象に含めた観点が、公開情報から量産文脈を分解するうえで役立ちます。

この分類が使われるのは、設計では stack 構成と pad pitch の選定、工程では CMP と洗浄の条件出し、組立では placement と die map の設計、検査では IR void と bond strength の項目立て、解析では yield split から温度時間条件へのフィードバック、という場面です。次に比べる軸は、Hybrid Bondingの位置合わせ・検査を分類する の alignment 精度と metrology 項目、そして 歩留まりと欠陥管理 の yield split 設計です。

関連ページ

• 先端パッケージングとは何か
• Hybrid Bondingの基礎と量産判定条件
• Hybrid Bondingは産業のどの工程に使われるか
• Hybrid Bondingの位置合わせ・検査を分類する
• 3Dパッケージングの工程フロー
• テストと選別
• 歩留まりと欠陥管理
• 半導体封止材（EMC・MUF）のvoid・反り・剥離

References

• imec: Wafer-to-wafer hybrid bonding: pushing the boundaries to 400nm interconnect pitch
• imec: D2W hybrid bonding with 2-um Cu interconnect pad pitch
• Applied Materials, Kinex Integrated Die-to-Wafer Hybrid Bonding System
• EV Group, EVG320 D2W
• EV Group, EVG20 IR Inspection System
• Tokyo Electron, 3D Integration Synapse / Ulucus Series
• EV Group, 100-percent die transfer yield on multi-die 3D SoC
• Besi, Hybrid Bonding product group