ガラスコア基板と先端パッケージング

最終更新日: 2026/07/01
出典方針: 公式資料・公開資料を優先
対象範囲: back-end / deep-dive

ガラスコア基板は、AI/HPC 向けの大規模 chiplet package で、従来の有機 package substrate が抱える反り、寸法変化、配線密度、信号損失の上限を下げるために検討される基板技術です。
2026-04-28時点では、量産済みの汎用置き換え材料ではなく、Intel、Absolics、LPKF、Corning などが公開情報で示している次世代 advanced packaging の開発・立ち上げ候補に分類するのが妥当です。

Intel は 2023-09-18 の発表で、ガラス基板を2020年代後半に市場投入する計画とし、有機材料に比べた寸法安定性、低反り、高密度 interconnect の利点を示しています。
NIST の CHIPS for America Absolics ページでは、Absolics のガラス基板が AI、HPC、data center 向けの高性能 chip package で、短い接続と system complexity 低減に寄与するとされています。

比較軸を特定する

基板・中間層	工程上の役割	狙える項目	量産で残る上限	関連ページ
有機 package substrate	package 下層でダイと board を接続する	実績、供給量、大型 package 対応	微細配線時の寸法変化、反り、信号損失、層数増加	後工程とパッケージング
シリコン interposer	2.5D で fine-pitch RDL と TSV を担う	高密度配線、HBM 近接接続、実績ある 2.5D 構成	wafer size 起点の面積上限、コスト、package substrate との接続	先端パッケージングと3D集積
ガラスコア基板	package substrate の core として TGV と RDL を支える	低反り、寸法安定性、低誘電損失、大型 panel 化	TGV 形成、めっき、crack 抑制、panel 全面の均一性	このページ
temporary glass carrier	薄化や fan-out 工程で wafer/die を保持する	薄化中の支持、laser debond、搬送安定性	release 条件、残渣、熱履歴、後段 clean	Temporary Bond / Debond と wafer thinning の量産判定条件

ガラスコア基板と temporary glass carrier は、どちらも glass を使いますが、工程上の役割が異なります。前者は package の電気・機械構造に残る基板で、後者は薄化や再配線の途中で構造を保持する支持材です。

1. どこで何を変える技術か

ガラスコア基板は、front-end の wafer 材料ではなく、back-end の advanced packaging で chiplet、HBM、logic die、optical interconnect などを package 内で結ぶ substrate 側の技術です。
有機基板よりも寸法変化と反りを抑え、シリコン interposer より大きな panel で加工できる可能性があるため、AI accelerator のような大面積・高帯域 package で候補になります。

物理的には、次の3点が変化します。

substrate core の平坦性と寸法安定性が上がり、RDL の位置合わせ余裕が広がる
低い誘電損失により、高速信号の損失と package 内の power/signal routing 上限を下げられる
Through-Glass Via、つまり TGV により、上下の RDL や package 配線をガラス core 越しに接続できる

LPKF の glass core substrates 解説は、glass core substrates を AI/HPC、chiplet、HBM、co-packaged optics 向けの platform とし、TGV が上下 RDL を接続する vertical interconnect になると示しています。
Corning の semiconductor solutionsも、advanced packaging、wafer thinning、fan-out packaging、advanced 2.5D/3D packaging で glass wafers and panels が使われると示しています。

2. AI/HPC package で候補になる理由

AI/HPC package では、GPU/accelerator die、HBM stack、I/O die、電源経路を同じ package に高密度で収めます。package 面積が大きくなり、RDL 層が増え、信号速度が上がるほど、有機基板の寸法変化、反り、layer-to-layer overlay、誘電損失が上限になります。

Intel の発表は、glass substrate が有機基板に対して小さい flatness error、熱・機械安定性、高い interconnect density を持つと説明し、data center、AI、graphics のような大きな package と高速用途から導入されるとしています。
同じ発表では、higher temperature tolerance、50% less pattern distortion、10x interconnect density の可能性も示されています。ただし、これは Intel が示す将来 package 技術の方向であり、現行の有機基板をすぐ全面置換する根拠ではありません。

3. TGV と RDL が工程上限になる

ガラスコア基板では、substrate core を薄く、平坦に、割れにくく加工し、TGV を高密度に形成し、両面 RDL と接続する必要があります。
ここでの難しさは、ガラス材料そのものよりも、TGV 形成、sidewall defect、microcrack、めっき、RDL alignment、panel 全面の寸法ばらつきを同じ工程窓で抑えることです。

LPKF は TGV について、高 aspect ratio、sidewall defect 低減、ultra-thin glass の microcrack 抑制、large panel での uniformity が advanced packaging 向けの要件になると示しています。
Samtec の glass core technology 資料も、thin-film RDL、high aspect ratio TGV、fine-pitch vertical interconnect、100GHz 超の高周波特性を glass core の特長として示しています。

このため、ガラスコア基板は単なる材料置換ではありません。TGV 加工、RDL 形成、めっき、表面検査、warpage 測定、パッケージ組立を同じ量産 flow に組み込む必要があります。

4. シリコン interposer と何が違うか

シリコン interposer は、2.5D package で高密度 RDL と TSV を実現しやすい一方、300mm wafer 起点の面積、コスト、切り出し効率の上限を受けます。
ガラスコア基板は、より大きな panel processing と低誘電損失を狙えるため、large package、high-speed signaling、co-packaged optics の領域で検討されます。

ただし、ガラスがシリコン interposer の全面代替になるとは限りません。AI/HPC package では、fine-pitch logic-to-HBM 接続、interposer 面積、package substrate の反り、power delivery、thermal design が同時に上限になります。
ガラスコア基板は、シリコン interposer を置き換える場合もあれば、有機基板側の上限を下げて interposer と併用される場合もあります。

5. 供給網で何が動いているか

2025-01-16 の U.S. Department of Commerce 発表では、CHIPS NAPMP の advanced substrates and material research として、Absolics、Applied Materials、Arizona State University への合計 300 million USD の award が示されました。Absolics の 100 million USD award は glass-core packaging ecosystem を支える SMART Packaging Program 向けです。
一方、NIST の Absolics ページでは、Covington, Georgia の commercial facility と substrate technology development に 75 million USD の direct funding が示されています。これは glass core substrate が研究テーマだけでなく、供給網整備の対象になっていることを示します。

Absolics の公式ページは、large glass substrates と built-in elements により signaling characteristics と power consumption を改善できると示しています。
ただし、公開資料だけでは、どの顧客 package で、どの世代から、どの歩留まりで使われるかまでは確定できません。したがって、ページ上では「量産移行中の候補技術」として扱い、採用済み製品の断定は避けます。

6. 工程・装置・材料で突き合わせる項目

ガラスコア基板を判定するときは、材料名だけでなく次の工程項目を突き合わせます。

判定項目	変動する温度時間条件・装置設定	不良モード	関連する技術
panel flatness	glass composition、厚み、熱履歴	RDL overlay error、局所接続不良	panel metrology、warpage measurement
TGV quality	laser / etch 条件、via geometry、sidewall roughness	microcrack、void、open/short	LIDE、めっき、via inspection
RDL alignment	両面配線、via-to-pad alignment、膜応力	高速信号損失、接続抵抗上昇	RDL lithography、inspection
mechanical reliability	package size、CTE mismatch、assembly load	crack、delamination、thermal cycling failure	reliability test、package simulation
signal / power integrity	dielectric loss、via inductance、power plane 設計	eye margin 低下、IR drop、noise	high-speed measurement、power delivery design

この表の要点は、基板材料、加工装置、計測、package design が分離できないことです。ガラスコア基板は「材料」でもあり、同時に「TGV/RDL を量産で実現する process integration テーマ」でもあります。

7. 既存ページとの接続

先端パッケージングと3D集積は、2.5D、fan-out、3D stacking、hybrid bonding の方式差を分類する親ページです。
3Dパッケージングの工程フローは、temporary bond/debond、thinning、pre-bond flow、bonding、inspection の順序を突き合わせるページです。
Temporary Bond / Debond と wafer thinning の量産判定条件は、glass carrier と release 条件を突き合わせるページです。ガラスコア基板とは役割が異なります。
工程別の装置と材料は、substrate、carrier、RDL、検査装置を工程位置で分類するための一覧ページです。
AMAT・Lam・TELの3D実装装置を比較するは、advanced packaging の装置カテゴリを vendor 公開情報で突き合わせるページです。