Backside alignment / overlay metrology の判定項目

最終更新日: 2026/07/01
出典方針: 公式資料・公開資料を優先
対象範囲: front-end / deep-dive

backside power delivery と CMOS 2.0 が量産で難しくなる背景には、表で作ったものと裏から開けるものを、量産ばらつき込みで正しく重ね続ける必要があること があります。
配線や via の設計が正しくても、front-to-back alignment が崩れれば、最終的には resistance、opens / shorts、歩留まり、補正反映時間の問題として表に出ます。

このページでは、backside power delivery はなぜ overlay 問題なのか、CMOS 2.0 / monolithic CFET で何がさらに厳しくなるのか、実際に何で測って何で合わせるのか を、一次情報ベースで接続します。

最初に分類する点

backside power delivery は 裏面から power path を作る技術 と説明されることがあるが、量産では frontside transistor / BEOL と backside feature を何 nm の budget で重ね続けられるか が中心判定条件
CMOS 2.0 や monolithic CFET は 上下方向の統合 を強めるので、overlay / registration の失敗がそのまま integration failure に直結する
metrology は 測定結果を記録する補助 ではなく、alignment budget をフィードバック制御で維持する中核
したがって、装置を比較するときは 露光機 だけでなく、overlay metrology、front-backside aligner / bonder、warpage を含む wafer handling を一体で突き合わせる必要がある

1. なぜ backside power delivery は alignment 問題なのか

imec の backside power 解説が示しているのは、power rail を裏面へ移すことで表面配線の自由度を取り返せる一方、wafer thinning、backside via / contact landing、front-to-back registration が一気に主問題へ上がることです。
電源供給の新構造として注目される一方、量産の現場では 狙った landing pad に裏面から確実に着地できるか が先に問われます。

その landing pad の代表例が Buried Power Rail です。
BPR がどこにあり、どの pitch / area budget で nTSV を受けるのかを意識すると、alignment の話は単なる metrology 一般論ではなく 標準セル設計に直結する上限 として結び付きます。

ここでは、ズレの種類を分ける必要があります。

薄化後の wafer warpage
backside 加工時の座標系ずれ
frontside 由来の pattern placement variation
process stack を通した後の post-process overlay ずれ

backside power delivery は、新しい配線アーキテクチャ であると同時に、front / back をまたぐ座標合わせの問題 でもあります。

2. CMOS 2.0 と monolithic CFET で何がさらに厳しくなるのか

imec の front-and-backside wafer connectivity が示しているのは、前後接続が増えるほど 配線密度 だけでなく 接続位置の正しさ が設計の中心へ寄ることです。
さらに imec の monolithic CFET プロセスフロー記事では、上下積層の統合そのものが process integration 課題であり、整合・分離・接続の budget を丁寧に作る必要があることを読み取れます。

ここで分類すると、CMOS 2.0 / CFET 側で起きることは次です。

横方向の配線最適化だけでなく、上下方向の接続整合まで性能・歩留まりを左右する
多少ずれても後で吸収する 余地が減る
alignment 失敗が device / interconnect / yield をまたいで波及する

だから GAA の次は何か を分類するときも、構造名だけではなく front-back registration を量産許容値内で管理できるか を一緒に突き合わせないと、技術ロードマップを読み違えます。

3. 実際に何で測って何で合わせるのか

このテーマでは、装置名の暗記より、どの温度時間条件・装置設定の補正に使う装明記さ が判定対象になります。

3.1 露光側の placement

ASML TWINSCAN NXT:2100i は、微細化そのものだけでなく、high-productivity な immersion stepper として overlay / placement の基準面を支える装置として位置づけられます。
backside 時代でも、frontside 側の pattern placement が荒れていれば、後段でどれだけ backside を頑張っても budget が先に崩れます。

3.2 overlay metrology 側のフィードバック制御

KLA Archer 750 は overlay control の代表装置として参照可能です。
また KLA eSL10 は e-beam 系の overlay / defect inspection を分類し始める起点として有用です。

ここで突き合わせるのは、pre-etch に近い情報で早く返す のか、加工後まで含めた最終的なズレを測る のか、という測定結果のフィードバック先の設計です。
backside power delivery では、単なる frontside overlay よりも landing error が電気的失敗へ変化する ので、どこで測ってどこへ返すかの設計範囲が広がります。

Applied Materials の 2025年7月の分類では、BSPDN で backside via が nanosheet や source/drain 近傍へ着地するため、従来の optical overlay proxy target だけでは device-level のずれを代表しにくいと説明されています。bonding、thinning、polishing による wafer distortion と、埋もれた frontside reference を通した計測が重なるため、eBeam metrology 側では高分解能、高速測定、高 landing energy、BSE 検出、contour extraction が同時に必要になります。

このため BSPDN の metrology は 露光後の位置ずれ突き合わせ にとどまりません。測定点数、測定深さ、画像変換、補正モデルを増やしながら、cycle time と歩留まり学習速度を同時に管理する工程制御になります。

3.3 front-back alignment / bonding 側

EVG GEMINI FB や EVG610 BA を突き合わせると、裏面アライメントは 後工程の接合技術 にとどまらず、frontside で作った基準へ backside feature を合わせ込むための実務装置群として分類可能です。
CMOS 2.0 側で層間接続や前後接続を強める場合、この領域は front-end integration 側の上限として比較します。

4. alignment budget はどこで厳しくなるのか

このテーマを実務に引き返すと、判定条件は4つに分類可能です。

判定条件	性能・歩留まりへの影響	関連ページ
alignment budget	backside landing と frontside feature がどこまでズレを許せるかを選定する	Backside Power Delivery とは何か
overlay測定結果のフィードバック先	測定結果をどこまで早く露光・加工条件へ返せるかが歩留まり学習速度を左右する	検査・計測・オーバーレイ装置の役割分担
wafer thinning / warpage	裏面加工に入った時点で座標系と取り回しが不安定になる	後工程とパッケージング
device-interconnect co-optimization	GAA / CFET / backside power を別々に比較すると難しさを見誤る	GAAのロードマップと次の構造候補

backside power delivery を採るかどうか は、電源配線の配置図ではなく、overlay / alignment を量産 budget で管理できるか にかなり依存します。

5. 比較時に突き合わせたい点

front-back registration が難しい という一文を、装置・計測・歩留まりの3方向へ展開して分類する
露光、overlay metrology、front-back alignment を別部門の話として切り離さない
CMOS 2.0 / CFET を語るときは、構造の次に alignment budget を突き合わせる
装置比較では 誰が何を測るか より どの温度時間条件・装置設定へ測定結果を返すか を先に明記する