TSV露出とは

TSV露出とは、シリコンに埋めた貫通電極の底を、ウェーハの裏面側へ露出させる工程です。 プラグ出し、バックサイドリビールとも呼びます。

定義・解説

TSVは、表面側から深い穴を掘り、側壁に絶縁層とバリア層をつくり、銅をめっきで埋めてつくります。産業技術総合研究所の論文「3次元IC積層実装技術の実用化への取り組み」は、この流れを、シリコン基板へ表面から裏面にかけて深いトレンチ孔をボッシュ法でエッチングし、孔の側壁にバリア層と絶縁層をCVD法で形成し、孔の中に金属をめっき法で充填し、表面をCMP等の平坦化技術で電極を露出させ、さらに裏面から研削・CMP・RIEにより薄型加工してトレンチ底部の電極を露出させ、独立した貫通する電極を形成する一連の工程だと記しています。

この最後のひとまとまり、つまり裏面から削ってトレンチ底部の電極を露出させる部分が、TSV露出です。同論文の要素技術の一覧では、「ウェハ裏面 BG・CMP・RIE プラグ出し」という工程名で挙げられています。

埋めただけの柱は、デバイス面側だけに口を持ちます

銅を埋めた時点の柱は、片側だけがデバイス面へつながった行き止まりです。産業技術総合研究所の論文が示すとおり、裏面から研削・CMP・RIEで薄型加工してトレンチ底部の電極を露出させると、独立した貫通電極になります。

どのくらいの寸法を相手にするかも、同じ論文に出ています。産業技術総合研究所は、厚さ50µmの薄型ICチップの中心部へ50µmピッチで1600個の10µm径TSV配列を形成する構想を示し、10µm径・50µm深さのTSVについて1本あたり0.25pFという低容量特性を測定したと述べています。同研究所の設計と試作での値です。厚さ50µmのシリコンに直径10µmの銅の柱が立ち、その底をウェーハ全面でそろえて表へ露出させる作業になります。

薄くする動機そのものも、TSVの側にあります。ディスコの2016年の技術資料は、ウェーハを極薄化した積層構造を用いると低アスペクト比のTSVが形成でき、配線抵抗と寄生容量が小さくなり、低消費電力、低TSV残留応力、TSVプロセスの低コスト化も実現できると述べています。残すシリコンが薄いほど、掘る穴も短くて済みます。露出の難しさと、TSVそのもののつくりやすさが、同じ厚みの数字で釣り合っています。

削る量よりも、そろい方で決まります

TSV露出は、目標の厚みへ削り込む作業と、削り残す厚みを面内でそろえる作業の両方です。後者のほうが難しくなります。銅の柱の底の深さはウェーハ全面でそろっているため、残すシリコン厚のばらつきが、そのまま銅の出方のばらつきになるからです。

銅の出方は、残すシリコン厚のそろい方で決まります

銅の柱の底はウェーハ全面で同じ深さにあるため、裏面のうねりがそのまま露出量のばらつきに置き換わります。厚みの目標値と同じくらい、面内のそろい方が歩留まりを左右します。

そろい方の実力は、公開資料に数字で出ています。ディスコの2025年の技術資料は、加工レシピとチャックテーブルの傾きを調整して加工点を最適化したグラインダで、TTVを約0.3µmまで改善した測定結果を示しています。テープなし加工における同社の参照値です。同社の2016年の技術資料は、4µmまで薄化した300mmのDRAMウェーハでTTV1.02µm、300mmウェーハ全般で研削平坦度TTV2µm未満という値を報告しています。

露出の実作業

産業技術総合研究所の論文が挙げる順序は、裏面研削（BG）、CMP、RIEです。研削で目標付近まで一気に落とし、CMPで平坦さと清浄さを整え、RIEでシリコンだけを選んで下げると、銅の頭が周囲のシリコンより持ち上がります。

そのあとが覆い直しです。サムコはTSVの工程紹介ページで、CMP、RIEによるCuプラグ出し、SiO2膜の形成、フォトリソグラフィー、SiO2膜のエッチングという順序を挙げ、それぞれにRIE装置や液体ソースCVD装置を割り当てています。露出させた銅の周囲を絶縁膜でいったん覆い、銅の頭の上だけを開け直す流れです。

ウェーハ全体を保持するのは、この間ずっと支持基板です。東京エレクトロンは3次元実装装置の製品ページで、デボンディング装置Synapse Z Plusがウェーハ剥離とデバイス・キャリアウェーハ洗浄を1台に収め、TSV工程を終えたあとの複雑な工程に対応すること、厚さ50µm以下という薄いウェーハでも安定した搬送と加工を実現していることを述べています。同社製品の値です。薄化ウェーハのハンドリングがそのままTSV露出の前提になります。

何を差し出すのか

銅を裏面へ露出させることは、銅をシリコンの裏面へ持ち込むことでもあります。ディスコの技術資料「Si基板に対するCuおよびNi拡散量の調査」は、シリコン基板に対して拡散係数の高い銅が忌避されるとしたうえで、薄厚化の進むメモリ系デバイスでは基板の側面や裏面側でも銅の管理が必要になると述べています。同資料は、銅を捕獲するゲッタリングサイトとして、薄化後の裏面にあえて加工ダメージを残す対策が取られているとも記しています。

拡散の速さは実測されています。同資料は、8インチ・厚み725µmのシリコン基板の裏面へ銅の標準液を面内1.00E13 atoms/cm2で塗布し、350℃で1時間加熱したところ、塗布面と反対側の面で平均1.59E10 atoms/cm2、最大9.57E10 atoms/cm2の銅が測定されたと報告しています。2時間の加熱では平均2.52E10 atoms/cm2、最大19.52E10 atoms/cm2でした。後工程で使う温度環境より厳しい加速試験の条件です。725µmを1時間で渡りきる金属が、露出面のすぐ隣まで来ます。

ここに取引が生まれます。ディスコのGettering DPホイールの技術ページは、シリコンウェーハに研磨加工を行うと抗折強度が高くなる反面、ゲッタリング効果が失われるという課題があったと記しています。裏面を鏡面にするほど割れにくくなり、そのかわり金属を捕まえる力を手放します。同ページは、破砕層深さ約50nm程度で、抗折強度の最小値をUltra Poligrindと同等程度に保ちながらゲッタリング効果を得るホイールを紹介しています。同社の加工結果です。

強度、平坦さ、金属を捕まえる力の3つを同時に成り立たせる裏面をつくること。TSV露出という工程が現場へ渡してくる宿題は、ここにあります。

よくある質問（FAQ）

TSV露出とは何ですか？

シリコンに埋めた貫通電極の底を、ウェーハの裏面側へ露出させる工程です。産業技術総合研究所の論文は、裏面から研削・CMP・RIEにより薄型加工してトレンチ底部の電極を露出させ、独立した貫通する電極を形成する工程だと記しています。プラグ出し、バックサイドリビールとも呼びます。

なぜ露出の工程が要るのですか？

銅を埋めた時点では、柱の片側だけがデバイス面へつながった行き止まりの状態だからです。裏面のシリコンを削って銅の底を裏面へ露出させると、チップの上下を貫く経路になります。

現場では何を測るのですか？

残すシリコンの厚みと、その面内ばらつき（TTV）です。銅の柱の底の深さはウェーハ全面でそろっているため、残すシリコン厚のばらつきが、そのまま銅の出方のばらつきになります。

どのくらいの精度で削るのですか？

ディスコの2025年の技術資料は、加工点を最適化したグラインダでTTV約0.3µmという測定結果を示しています。同社の2016年の技術資料は、4µmまで薄化した300mmのDRAMウェーハでTTV1.02µmという値を報告しています。いずれも同社の試作条件での値です。

銅の頭を出したあとは何をするのですか？

絶縁膜で覆い直し、銅の上だけを開け直します。サムコのTSV工程の紹介ページは、RIEによるCuプラグ出しのあとに、SiO2膜の形成、フォトリソグラフィー、SiO2膜のエッチングを順に挙げています。

銅が裏面へ出ると何が心配ですか？

シリコン中での銅の拡散です。ディスコの技術資料は、シリコン基板に対して拡散係数の高い銅が忌避されるとしたうえで、薄厚化の進むメモリ系デバイスでは基板の側面や裏面側でも銅の管理が必要になると述べています。

銅の拡散にはどう備えるのですか？

ゲッタリングサイトです。ディスコの技術資料は、銅を捕獲するため、薄化後の裏面にあえて加工ダメージを残す対策が取られていると記しています。同社のGettering DPホイールの技術ページは、研磨で抗折強度を高めるとゲッタリング効果が失われるという課題に対し、破砕層深さ約50nm程度で両立させたホイールを紹介しています。

比較・違いを学ぶ

TSV（シリコン貫通電極）とは ── 穴を掘って銅で埋めるまでの側の記事です
ウェハ薄化（バックグラインド）とは ── 厚みを落とす工程で、TSV露出はその精度要求を引き上げた形です
薄化ウェーハのハンドリングとは ── 露出のあいだウェーハを保持する側の記事です

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

産業技術総合研究所「3次元IC積層実装技術の実用化への取り組み」Synthesiology Vol.9 No.1 掲載論文PDF（2026年9月2日にリンク生存を実測、200）── TSVの製造工程フロー全体と、裏面から研削・CMP・RIEでトレンチ底部の電極を露出させる工程、「ウェハ裏面 BG・CMP・RIE プラグ出し」という工程名、10µm径・50µm深さのTSVの寸法と0.25pF/TSVという低容量特性
サムコ「TSV」アプリケーション公式ページ（2026年9月2日にリンク生存を実測、200）── CMP、RIEによるCuプラグ出し、SiO2膜の形成、フォトリソグラフィー、SiO2膜のエッチングという工程の順序と、各工程に割り当てられる装置
ディスコ「Si基板に対するCuおよびNi拡散量の調査」技術資料PDF（2026年9月2日にリンク生存を実測、200）── 銅が忌避される理由、薄厚化したデバイスでの側面と裏面側の銅管理、ゲッタリングサイトとして裏面へ加工ダメージを残す対策、350℃加熱での銅の拡散量の実測値
ディスコ「Gettering DPホイールのご紹介」公式技術ページ（2026年9月2日にリンク生存を実測、200）── 研磨で抗折強度が上がる反面ゲッタリング効果が失われるという課題と、破砕層深さ約50nm程度での両立
ディスコ「シリコン薄化プロセスにおける加工品質の支配要因」技術資料PDF（2026年9月2日にリンク生存を実測、200）── 加工点の最適化によるTTV約0.3µmという測定結果
ディスコ「三次元積層デバイス向けのウェーハ極薄加工とデバイス特性への影響」技術資料PDF（2026年9月2日にリンク生存を実測、200）── 4µm薄化時のTTV1.02µmと、300mmウェーハの研削平坦度TTV2µm未満、極薄化による低アスペクト比TSVの利点
東京エレクトロン「3次元実装 Synapse／Ulucusシリーズ」公式製品ページ（2026年9月2日にリンク生存を実測、200）── TSV工程を終えたあとの剥離とキャリア洗浄、厚さ50µm以下での安定した搬送