テストウェーハ・モニター／ダミーウェーハ｜パターン付き試験基板と工程監視を分ける

成膜装置のparticle adder測定で「ダミーを一枚流す」と指示されても、その一枚が鏡面のbare waferか、SiO₂を全面成膜したblanket waferか、繰り返しpatternを持つwaferかで検出できる異常は変化します。三状態の差分は、検出器のbackground、測れる物理量、返す装置設定を切り替えます。test、monitor、dummyという呼称はrun内の仕事を表します。実物の膜構成とmeasurement recipeを併記し、観測量を確定します。

テストウェーハとは、材料、装置recipe、測定系の条件比較へ割り当てる非製品基板の総称です。出荷対象の製品dieとはrole-at-runで区別します。本稿では、工程監視用の一枚、TEG（test element group）、製品ウェーハのgood/bad・bin結果を別recordへ保存し、異常が生じたrun・wafer・siteの区間を狭めます。

用語を「表面状態」と「仕事」に分ける

SEMI M8は、virginの単結晶Si test waferを寸法、結晶、選択した電気・表面欠陥特性で分類します。一方で、particle counting、photolithographyのpattern解像度測定、金属汚染監視のように高い基板性能を要する用途はM8の対象外で、同規格はそれらにSEMI M24を参照するよう指示しています。M24は150〜300 mmのvirgin premium waferをその三用途向けに規定した仕様ですが、SEMIのstoreではinactiveとして掲載されています。参照先がinactive掲載である以上、その用途の受入値はsupplierとuserの個別合意へ戻ります。用途適合は、個別spec、検出感度、許容backgroundの組み合わせで決まります。

SEMI M1は、polished single-crystal silicon waferの寸法と共通特性を規定します。信越化学のsilicon wafer製品群にもlapped、polished、diffused、epitaxial、SOI、annealedという材料状態があります。購入grade、届いた構造、fabで割り当てた仕事を別欄にし、結晶・形状・表面品質の受入値にはシリコンウェーハの基礎の測定軸を使います。

表面状態	test / evaluationでの使用例	monitorでの使用例	dummyでの使用例
bare	搬送精度、chuck保持、洗浄後particleの条件比較	pre/post scanによるparticle adder監視	搬送軌跡測定、装置立上げ、batchの非製品slot
blanket	成膜、エッチ、CMPのrate・均一性測定	膜厚、屈折率、sheet resistance、欠陥の時系列監視	最表面材料や熱負荷を製品に近づける非製品wafer
patterned	lithography、overlay、etch bias、pattern依存差の測定	short-loop patternのCD・overlay・defect trend	pattern負荷を与える条件合わせ用wafer。metrologyは用途別指定

01 / 表面状態と実行時の役割の交差

図1　表面状態は「何が載っているか」、役割は「そのrunで何を測り、どの閾値を適用するか」を表す。同じwaferでも再利用の前後やrunごとにrole-at-runを切り替える。

bare・blanket・patternedは表面にあるものを表す

bare waferは、測定対象として意図的に形成したfilmとpatternが0層の基板です。surface recordには、自然酸化膜、研磨起因のhaze、particle、結晶欠陥を含めます。blankやblank waferも会話ではbareに近い意味を持ちますが、裏面膜や薄い保護膜を含む品種もあるため、ellipsometry値とwafer履歴から実物のfilm stackを特定します。

blanket waferは、指定領域へ連続filmを形成し、dieの繰り返しpattern数を0とした基板です。単層と、下地film・測定filmを重ねたstackの双方を含みます。patterned waferは、line/space、contact、overlay target、製品die、TEGなどの幾何構造を持つ基板です。Hitachi High-Techの欠陥検査解説は、non-patterned waferの直接検出とpatterned waferの隣接die画像差分を別原理として掲載しています。

KLAのSurfscan SP7XP資料は、unpatterned inspectionの対象として基板と多様なblanket filmを挙げます。表面状態ごとに検査recipe、background signal、比較単位が切り替わるため、bare、blanket、patternedには独立したbaselineを割り当てます。

test・evaluation・monitor・dummyは実行時の仕事を表す

test waferとevaluation waferは、材料候補、装置、recipe、測定法の性能を比較する広い呼称です。monitor waferは、同じ条件で繰り返し測定し、工程の中心値、ばらつき、drift、急変を時系列化する役割を持ちます。dummy waferは、製品を危険へさらす前に搬送、立上げ、conditioning、batch loadを満たす非製品waferです。

同じwaferを初回のrecipe splitではevaluation、量産baseline確立後はmonitor、装置condition調整runではdummyとして使う場合があります。wafer masterには恒久的な材料属性を登録し、wafer IDとrun IDの組にはrole-at-runを保存します。

呼称	そのrunの主目的	主な出力	呼称へ追加指定する項目
test / evaluation	仮説比較、装置qualification、process windowの抽出	split間差、感度、再現性、合否根拠	bare / blanket / patterned、virgin / reclaim
monitor	一定のsamplingと測定recipeによる工程監視	pre/post差、wafer map、管理図、excursion記録	専用waferか製品waferか、測定対象の物理量
dummy	搬送、load充足、warm-up、conditioning、製品保護	run完了、handling結果、必要に応じたparticle・膜厚値	低gradeでよいか、測定するか、再利用できるか

よくある誤解は、dummyを「安価なbare waferの別名」、monitorを「blanket waferの別名」として登録することです。実際の仕様は、仕事と表面状態を交差させて初めて確定します。

bare waferは装置が新たに加えた粒子を切り出す

cleanliness monitorでは、bare waferをrun前にscanし、搬送またはprocess chamberを通した後に同じ感度とedge exclusionで再scanします。鏡面waferの検出eventには、particleに加えてCOPのような結晶欠陥が混ざります。post count単独の集計は、受入時から存在したparticle、COP、scratchと、装置が加えた欠陥を同じ数字へまとめます。座標matchingが可能なら、new adder、removed、persistentへ分類し、wafer全体の差分と局所clusterを併記します。

Hitachi High-Techは前掲資料で、cleanliness monitor用のbare waferを装置へ投入し、装置内のstageを動かしてparticleの増加を測る手順を挙げ、この装置condition checkが装置メーカーの出荷検査とdeviceメーカーの装置受入検査の双方で行われるとしています。装置qualificationで流す一枚は、製品のlot枚数とは別のslot管理へ入れ、装置が加えた欠陥を切り出すための測定媒体として記録します。KLAもSurfscan SP7XPを、waferメーカー、defect-free processを開発する装置メーカー、incoming wafer・process・tool qualityを保つfabで使われるsystemとして掲載しています。bare monitorの中心値は、指定wafer、指定scan recipe、指定搬送経路を通した後に検出器が分類したsurface eventです。

adder countの数値は、検出器のsize scaleに乗っています。SEMI M53は、unpatterned wafer上へ堆積させた単分散reference sphereでSSISのdark field channelを校正し、正体・実寸法・形態が未詳の表面欠陥をlatex sphere equivalent（LSE）径で報告する枠組みを規定します。したがって「0.05 µmのadderが3個」という記録は、校正済みchannelでLSE径0.05 µm相当と分類された散乱体が3個という意味です。実寸法と形態は、review measurementで別に測ります。size binを装置間やsupplier間で比べるときは、校正に使ったsphere、channel、scan recipeを同じ行へ書きます。

pre/post差の下限も、規格側に測り方があります。SEMI M50は、同じwaferを繰り返しscanしてoverlayを取り、LSE径ごとのcapture rate、false count rate、cumulative false count rateを求める試験法で、waferを取り外さずに再scanするstatic methodと、取り外して再loadするdynamic methodを別手順にしています。adderの管理限界がこの再現性の幅に近づくと、装置が加えた粒子より、取りこぼしとfalse countのほうが数字を動かします。SEMI M52は、130 nmから5 nm世代までのSSIS仕様を推奨としてまとめたguideで、2025年5月版が現行です。装置側の汚染性能そのものを測る手順書としてはSEMI E14があり、process toolを通した結果としてsilicon waferへ加わった粒子の個数とsize分布で装置のcontamination performanceを測る方法論として書かれていましたが、2003年に取り下げられています。現在のparticles per wafer pass仕様は、SSIS側の校正・再現性規格へsupplierとuserの個別合意を重ねて作ります。adder specには、対象size range、校正sphere、capture rate、false count rate、static/dynamicのどちらで測った再現性かを同じ行へ書きます。

測定感度を上げるほど、wafer側のhaze、roughness、結晶欠陥、裏面状態、edge handlingがbackgroundを増加させます。particle adder、film defect、geometry、overlayを測定原理ごとに比較し、返す装置設定を検査・計測・オーバーレイ装置の区分に合わせます。

blanket waferは一工程のrateと面内分布を測る

blanket waferは、pattern densityや局所形状の影響をいったん外し、膜そのものの厚さ、屈折率、組成、応力、sheet resistance、etch rate、CMP removalをwafer面内で測る基板です。酸化・成膜ではbareからblanketへ、エッチングではblanketから残膜または基板露出へ、CMPでは膜厚と表面形態を、洗浄ではparticleと表面終端を変化させます。

NISTのThin Film RGTMは、200 mmまたは300 mm Si waferへ薄膜を形成し、XRRと分光ellipsometryを組み合わせたwafer-scaleの参照材料を整備しています。NISTのplanar reference material計画は、blanket test materialに測定済みの厚さ・roughnessを付与し、metrology tool validationとprocess stability monitoringへ供給します。工程monitorは工程変化を比較し、測定器のcheck artifactはbiasとrepeatabilityを数値化します。

Nova WMCは、product wafer上のtest windowまたはblank wafer全面で薄膜を測る構成を掲載しています。blanket全面mapとpattern内window測定はsampling母集団が異なるため、それぞれ独立した「膜厚平均」baselineへ登録します。

工程	pre / postの表面状態	主に測る量	測定後に残る未確定項目
deposition / oxidation	bareまたは下地blanket → blanket stack	thickness、n・k、stress、sheet resistance、particle	pattern側壁coverage、製品transistor特性
etch	blanket → 薄膜化または基板露出	etch amount、rate、面内均一性、residue、roughness	pattern loading、contact底の局所残渣
CMP	blanket stack → planarized blanket	removal、残膜、non-uniformity、scratch、surface haze	line dishing、pattern density依存のerosion
clean	bareまたはblanketのpre → post	particle adder、金属、water mark、膜損失	後続patternの歩留まり、電気的合否

patterned evaluation waferは形状依存性を露出させる

patterned evaluation waferは、line幅、pitch、向き、pattern density、die配置、下地stackを設計し、lithography、etch、deposition、CMPが形状へどう応答するかを測ります。bare/blanketで安定した工程でも、密集部と孤立部、中心とedge、縦線と横線でCD、膜厚、欠陥捕捉率が変わり得ます。リソグラフィの焦点・露光量・overlay測定では、target designと計測algorithmも結果の一部です。

KLAのVoyager 1015資料は、after-developのpatterned wafer inspectionと、bare・blanket向けunpatterned inspectionを別systemへ割り当てています。NISTのhybrid optical-electrical overlay test structureは、同じpatternから光学値と電気値を取り、光学overlay固有のshiftを抽出する研究例です。targetがどの物理量へ感度を持つかを設計情報として保持します。

patternedという物理状態には、専用experiment waferとproduct waferの双方が入ります。Applied MaterialsのExcite資料は、blanket waferとpatterned product waferの双方でprocess toolの状態を監視する構成を掲載し、製品waferを検査することで非製品waferを流す枚数を減らす効果を挙げています。ただしこれは同systemについての記載であり、製品waferの検査がmonitor waferの代わりになる範囲は、対象層、感度、前層defectの切り分けで工程ごとに決まります。製品waferから工程driftを抽出するrunもsample_role=productを維持し、data_use=process_monitorを別欄へ保存します。この二欄で、製品dispositionと工程trendを別々に比較します。

dummy waferは製品を載せる前の物理条件を作る

dummy waferは、robot搬送、aligner、load lock、chuck、chamber conditioning、batch furnaceのslot充足など、製品waferを投入する前後の物理条件を作ります。必要な直径、厚さ、edge profile、warp、backside friction、導電性、表面膜は装置ごとに異なります。安価であることより、搬送互換性とprocess compatibilityが先です。

batch LPCVDの一例として、dummy waferの公開特許は、product wafer数が変わってもboatのloadと表面積をそろえ、film thicknessの再現性を保つ使い方を記載しています。このload補正は、同特許が記載するboat式batch CVDのgas flowと表面積条件へ限った再現性です。single-wafer chamberのseasoning、熱工程で使うthermal boatの上下slot、plasma負荷、wet moduleのhandling checkでは、dummyへ求める表面と配置が切り替わります。

非製品waferでも内部にsensorを持つ場合があります。KLA SensArrayのtemperature-monitoring waferは、etch、lithography、wet cleanでwafer面内温度を時系列測定するinstrumented waferです。sensor waferは工程内の状態量を直接収集するmeasurement carrier、slot fillerはload・conditioning用として別classへ登録します。

TEGとtest structureはウェーハ上の測定構造である

TEG（test element group）は、抵抗、capacitor、transistor、contact、line、viaなどを電気測定しやすくまとめた構造群です。test structureはより広い語で、TEGに加えてCD・overlayなどの光学targetも含みます。test waferが一枚の基板に付ける役割であるのに対し、TEGとtest structureはwafer上のpatternまたはcircuit unitです。製品die間のscribe lineへ配置する場合、専用test chipへ集約する場合、wafer全面をtest patternで埋める場合があります。

NISTのTest Structure Fundamentalsは、巨大な回路応答からfeature寸法、個別transistor、ばらつき、信頼性をtest structureで分離測定する役割を挙げます。NISTGAAS実装文書は、DC parametric structureをwafer levelへ配置し、process・device parameterを診断、監視、比較する具体例です。

信頼性を測るtest structureは、寸法やtransistor特性を測るものとは別に設計されます。JEDEC JESD87は、AlCuとrefractory metal barrierを組み合わせた配線系について、electromigration（EM）とstress-induced void（SIV）を測るtest structureの設計を規定し、barrier材を挟む金属層間の構成を対象として、Al単独系とCu単独系を対象外にしています。TEGの設計目的は、工程parameterの監視、device特性の抽出、信頼性の加速試験で別々に立ちます。同じscribe lineに同居していても、印加条件、通電時間、合否の基準は構造ごとに別です。TEGを「工程監視の一種」とまとめると、加速試験用構造の結果を工程管理図へ流し込む取り違えが起きます。

FormFactorのWafer Acceptance Test解説は、scribe lineやdie内の専用structureへprobe接触し、in-line・end-of-lineでprocess consistencyを測る構成を掲載しています。AdvantestのDynamic Parametric Testも、WATまたはe-Testをwafer fabrication中とend-of-lineで実行し、process control monitoring dataに応じてtest flowを調整します。TEG値は工程parameterのproxy、製品dieの全機能はfunctional testの独立結果として保存します。

製品ウェーハのgood/bad・binはdieごとの電気結果である

製品ウェーハはpatterned waferですが、wafer sortでは各dieへtest vectorや電気刺激を与え、仕様への適合、fail項目、speed・powerなどの区分をdie単位で記録します。AdvantestのATE解説は、proberがwafer上の各die電極へ接触し、tester結果からgood dieとbad dieを区別する流れを掲載しています。bin codeはdie電気結果の分類、bare/blanket/patternedはwaferの物理状態、test wafer gradeは購入specとして別fieldへ入ります。

SEMI E142改訂解説は、substrate mapの保存・伝送と、prober/recipe座標から標準XY座標への変換課題を取り上げています。monitor map、TEG map、wafer sort mapを重ねる場合は、notch基準、原点、軸方向、die pitch、edge die、表裏変換を指定し、各mapのx-yを共通座標へ変換してから位置を比較します。

TEGのparametric fail、製品dieのfunctional fail、bin分類は、wafer IDとdie座標をkeyにした別列で結合します。ウェーハテストとスクリーニングは、probe test、wafer sort、package後のfinal testを測定段階ごとに分けています。

一枚を比較可能な測定recordへ変える

工程監視の比較keyは、wafer ID、supplier lot、virgin/reclaim、受入時の厚さ・抵抗率・表面状態、run時のrole、film stack、pattern revision、装置・chamber、recipe version、slot、pre/post測定で構成します。再利用したwaferは同じIDを維持しつつ、reclaim cycleと残存履歴を更新します。

測定recordはraw count、summary値、mapを分離します。たとえばparticle totalが同じでも、center clusterとedge ringでは候補となる装置部位が異なります。膜厚平均が同じでも、radial slopeとazimuthal asymmetryではgas flow、temperature、rotation、chuckの比較順が異なります。欠陥の分布と製品影響を結ぶ段階は歩留まりと欠陥管理へ渡します。

record群	必須field	比較で防げる取り違え
wafer identity	wafer ID、source lot、material state、virgin/reclaim、reclaim cycle	別材料・別履歴のwaferを同じbaselineへ混ぜる
role and surface	role-at-run、bare/blanket/patterned、film stack、pattern revision	「monitor」という名称から測定対象を推定する
process execution	tool、chamber、recipe/version、slot、start/end時刻、maintenance state	設定値と実行した装置状態を混同する
measurement	pre/post、metrology tool/recipe、校正状態、edge exclusion、site list	測定感度・sampling差を工程差へ誤帰属する
coordinate transform	notch、front/back、原点、x-y方向、die layout、map transform version	回転・反転したmapを同一位置へ重ねる
decision	baseline cohort、control limit、specification、action、disposition	工程の統計的変化と製品合否で閾値を共用する

monitor waferから工程feedback loopを回す

monitor waferの価値は、一回の合格値より、同じ比較単位で変化を早く検出できることにあります。NISTの半導体batch SPC事例は、diffusion batch、single-wafer process、lithographyの露光領域で異なる変動階層を分けています。chamber間、run間、wafer間、site間を一つの標準偏差へ潰すと、driftの発生階層を失います。

NISTのnested variation事例は、batch内wafer、その中のsiteという階層でmonitor wafer dataを設計しています。baseline cohortは、chamber、recipe、surface state、wafer history、measurement recipeをそろえ、tool family全体の集計を二次比較へ回します。pre/post差が使えるparticleや膜厚では、wafer固有の初期差を引いたdeltaとpost absoluteの双方を残します。

cohortへvirgin waferと再生waferを混ぜる前に、その一枚をどの用途分類で受け入れたかをcohort条件へ記入します。同じparticle用途でも、再生回数、除去した膜種、残厚が違えば、初期のhazeとLLS backgroundが階層としてずれます。reclaim cycleをcohort keyへ加え、cycle 1とcycle 5には別のcontrol limitを割り当てます。

NISTのcontrol chart解説は、center line、upper control limit、lower control limitで非randomな工程変化を検出します。製品specificationは製品acceptance limitを与えます。monitor recordには、control limitとの比較結果とproduct specificationとの比較結果を二列で保存します。

02 / monitor一枚を装置設定へ返す経路

図2　同じsurface stateと測定recipeでpre/post差を作り、run・wafer・siteの階層を保ってUCL/LCLと比較する。TEG値と製品binは別branchへ保存し、wafer ID・die座標で結合する。

excursion時は、最初にmeasurement check、次にwafer history、process execution、chamber matching、maintenance時刻の順で区間を狭めます。monitor一枚の異常はlot hold候補を発火し、最終dispositionには再測定、近接monitor、同時刻sensor、製品内検査の同時刻dataを使います。recordにはhold・継続・再qualificationを選んだ数値根拠を残します。

reclaimは表面を再形成し履歴を継承する

reclaim waferは、使用済みtest/monitor/dummy waferから膜やpatternを除去し、研磨、洗浄、検査を経て再利用する基板です。三益半導体工業は、device makerからtest waferとmonitor waferを回収し、新品test wafer相当の品質で複数回使う事業を掲載しています。この品質表現は同社工程と顧客acceptance specの組み合わせに属します。別のfilm・金属・熱履歴には個別のacceptance specを適用します。

再生できるかどうかは、次にどの用途へ投入する一枚かで決まります。SEMI M38は、polished reclaimed silicon waferをmechanical、furnace、particle、lithographyという四つの用途分類へ分け、分類ごとの要求表を与えます。同規格は顧客支給と第三者調達の双方のreclaim waferを対象とし、項目ごとにcustomer specified（買い手が指定する）、as-supplied（届いた値のまま）、unspecified（測定対象外）という指定を使い分けます。つまり再生可否は、用途分類ごとに立てる判定条件です。mechanicalやfurnace用途の要求を満たす一枚が、particleやlithography用途の要求では対象外になります。

RS Technologiesのwafer reclaim事業は、膜のstripping、銅の除去、薬液・研磨・洗浄技術を自社工程として掲載し、再生回数を増やす方向で工程を組んでいます。同社は環境面の記載で、再生したmonitor waferとdummy waferを同用途へ供給する循環を掲載しています。材料供給者、fab、reclaim会社の三者は、返却waferの用途specと検査証明を共有する必要があります。

reclaim acceptanceには、残厚とTTV、edge/chip、warp、backside damage、金属・dopant履歴、除去対象film、熱履歴、再生回数、次工程の汚染許容を使います。M38のparticle用途specから外したwaferは、mechanicalやfurnace用途のspecを満たす場合に新しいrole-at-runで転用します。既知のfilm・金属・熱履歴をacceptanceの必須fieldとし、cross-contaminationと破損riskをwafer IDへ紐づけます。

選定は測りたい変化から逆算する

材料・装置・工程の担当者は、測りたい変化から逆算し、次の順でwafer仕様を作ります。

判定対象を、搬送、particle、film、pattern、電気parameter、製品die機能のいずれかへ限定する。
判定対象へ感度を持つsurface stateをbare、blanket、patterned、instrumentedから選ぶ。
pre/post、site数、edge exclusion、測定器・recipe、座標変換をwafer仕様へ記入する。
evaluationのsplit、monitorのbaseline、dummyの使用上限、製品waferのdispositionを別々に承認する。
virgin/reclaim、使用回数、film・金属・熱履歴を含むacceptance条件をsupplierと合意する。

starting substrateを供給するwafer maker、bare/patternedを測るinspection maker、blanket filmを数値化するmetrology maker、TEGへ接触するprobe/test maker、表面を再形成するreclaim会社は、同じ「テストウェーハ市場」でも担当する変換が異なります。会社比較では売上分類より、入力wafer、加えるfilm・etch・polish、測る量、返す装置設定・温度時間recipeをそろえます。

冒頭の「ダミーを一枚流す」という指示は、role=dummyを指定しています。surface=bare、目的=particle adder、pre/post scan、対象chamber、搬送経路、acceptance limit、使用履歴を加えると、再現可能な工程監視specが完成します。TEG値と製品binはwafer ID・die座標で後から結合し、物理ウェーハ分類はsurface fieldとして維持します。