ウェルとは

ウェルとは、シリコンウェーハの表面近くに作る、比較的深い不純物添加領域です。 その中へトランジスタを作り込むため、素子の土台そのものにあたります。

定義・解説

1枚の基板の中へ、逆の型の区画を作り込みます

JEITA（電子情報技術産業協会）の半導体用語集は、ウェルを、シリコンウェーハの表層に作り込む、比較的深い不純物添加領域としています。同用語集によれば、トランジスタなどの素子はこの領域の中に作られ、ウェルにはp型とn型の2種類があります。

2種類が要る理由は、CMOSの成り立ちにあります。同用語集はCMOSを、nMOS FETとpMOS FETを対で組み合わせ、相補型の回路に仕立てたMOSデバイスとし、現在のICはそのほとんどがCMOSだとしています。ところがウェーハは、p型かn型のどちらか一方です。対になる2種類のトランジスタを1枚の基板へ作り込むには、基板と逆の型の区画を基板の中へ作る必要があります。それがウェルです。

日新イオン機器のイオン注入ディクショナリーは、ウェルを、CMOSトランジスタの基板側の導電層にあたる、比較的深い不純物層と位置づけています。同社によれば、NMOSトランジスタはp型の導電層であるpウェルの中に、PMOSトランジスタはn型の導電層であるnウェルの中に作られます。

CMOSは、1枚の基板の中に2つの型の区画を要求します

基板はp型かn型のどちらか一方です。基板と逆の型のウェルを作り込むことで、対になる2種類のトランジスタが同じウェーハへ載ります。横方向を区切るのがSTI、深さ方向に型の区画を作るのがウェルです。

深さは、熱か加速エネルギーのどちらかで買います

ウェルは深い層です。深さをどう得るかで、工程の作り方が入れ替わります。

日新イオン機器は、ウェルの作り方の移り変わりを次のように記しています。かつては低エネルギーのイオン注入に高温で長時間の熱処理を重ね、ドーパントを深くまで拡散させて作っていました。高エネルギー注入機が登場してからは、多段注入で深さを直接つくる手法が主流になりました。同社は高エネルギーイオン注入装置を、300kVを上回る加速電圧でイオンを打ち込む装置と分類し、静電加速による方式と高周波加速による方式があるとしています。同社によれば、この装置は半導体デバイスの構造上、深い位置への注入に主として使われます。以上は同社が公開する記述です。

多段注入について同社は、加速エネルギーを段階的に振って、深さ方向に狙った形の不純物分布を作る技術としています。CMOSでは、深さごとに分布を割り当ててデバイス特性を追い込む、プロフィルドウェルの形成に使われるとしています。同社はさらに、先に入れたドーパントが後続のイオンに叩かれてノックオンされる事態を避けるため、加速エネルギーの高い順に打つのが一般的だとしています。

熱で深くする道には、別の請求書が付きます。同社はサーマルバジェットを、ウェハプロセスで加わる熱処理の合計としています。活性化アニール、酸化、CVDといった熱の加わる各工程について、温度と時間の積み上がりで決まるとしています。同社によれば、注入したドーパントがその後どれだけ拡散するかは、この合計が左右します。拡散を抑えたい場合は、合計を小さく保つ必要があるとしています。ウェルのための高温長時間の熱処理も、この総和へ積み上がります。

同じ深さのウェルでも、作り方で濃度の形が入れ替わります

左は低エネルギーの注入と高温長時間の熱処理で作ったウェル、右は高エネルギーの多段注入で作ったウェルの濃度分布です。日新イオン機器は、後者が従来の作り方とは逆に、深いほど濃度が高くなるため、レトログレードウェルと呼ばれるとしています。深さという同じ結果を、熱で買うか装置のエネルギーで買うかの取引になります。

ウェルの組み方が、ラッチアップの起きにくさを左右します

ウェルは素子の土台であると同時に、CMOSに付いてくる寄生素子の配置そのものでもあります。JEITAの半導体用語集は、ラッチアップが多くのICの持つ4層pnpn構造で起こるとし、CMOS回路はその構造ゆえに寄生のnpn/pnpバイポーラ、すなわち寄生サイリスタを抱えやすいとしています。同用語集によれば、外来のパルス雑音がトリガとなってこの寄生サイリスタが導通し、電源からグランドへ大電流が流れます。

日本半導体歴史館（半導体産業人協会）のディープウェルの記事は、ツインウェル構造の採用が、サイリスタと同じpnpnの並びに由来するラッチアップの回避につながったとしています。ウェルの引き方は、素子の土台の話にとどまらず、チップが電源とグランドの間で暴走する余地の話でもあります。

区画を増やすほど、電位を別々に与えられます

日新イオン機器は、基板電位を素子ごとに変えて使いたい場合の手当てとして、ウェルの側壁と底部に逆の導電型の不純物層を回すやり方を挙げています。これでウェルは基板から切り離せます。同社はこの構造を、pウェルとnウェルに基板分離ウェルが加わることからトリプルウェル構造と呼び、DRAMやNANDといったメモリ素子やパワーLSIで使われるとしています。

日本半導体歴史館は、高エネルギー注入の最初の用途がDRAMのツインウェル形成で、そこからディープウェルを持つトリプルウェルの形成へ広がったとしています。同館は、ディープウェルを使うと回路ブロック単位で基板バイアスを設定でき、Vthを制御できるようになったとしています。同館はその効果として、ノイズの低減や、アルファ粒子に起因するソフトエラーの影響の軽減など、多方面の性能改善を挙げています。

代償も同じ記述の中にあります。区画を切り離すには、ウェルの側壁と底部へ別の導電型の層を追加で作る必要があります。区画を増やすほど、イオン注入の回数と、そのためのマスクが積み増しになります。日新イオン機器は、ウェルの電位を一定に保つ目的で、ウェルと同じ導電型の高濃度領域をウェルタップとして作るとしています。同社によれば、この高濃度領域は多くの場合、ソースドレインの注入で一緒に作られます。

前工程では、分離のすぐ次に来ます

日新イオン機器は、FEOL（前工程）に含まれるプロセスとして、分離を先頭に、ウェル、ゲート絶縁膜とゲート電極、ソースドレイン、層間絶縁膜、そしてコンタクトホールの形成までを挙げています。STIで横方向の区画を引いた直後に、ウェルで深さ方向の型を入れる順序です。JEITAの半導体用語集は、アニールについて、IC製造ではイオン注入のあとにレーザや電子ビーム、電気炉などを用い、入れた不純物を電気的に活性化して安定させ、あわせて結晶格子が受けた損傷を回復させる熱処理だとしています。注入したままの状態では素子の土台にならず、熱を加えて初めてウェルとして働きます。

よくある質問（FAQ）

ウェルとは何ですか？

シリコンウェーハの表層に作り込む、比較的深い不純物添加領域です。JEITAの半導体用語集はウェルをこのように記述し、その中へトランジスタなどの素子を作るとしています。同用語集は、ウェルにp型とn型の2種類があるとしています。

なぜウェルが要るのですか？

1枚のウェーハがp型かn型のどちらかだからです。JEITAの半導体用語集はCMOSを、nMOS FETとpMOS FETを対で組み合わせ、相補型の回路に仕立てたMOSデバイスとし、現在のICはそのほとんどがCMOSだとしています。対になる2種類のトランジスタを1枚の基板へ作り込むため、逆の型の区画を基板の中へ作ります。

pウェルとnウェルはどう使い分けますか？

日新イオン機器のイオン注入ディクショナリーは、NMOSトランジスタがp型の導電層であるpウェルの中に、PMOSトランジスタがn型の導電層であるnウェルの中に作られるとしています。同社はウェルを、CMOSトランジスタの基板側の導電層にあたる、比較的深い不純物層としています。

ウェルはどうやって作りますか？

イオン注入で不純物を入れて、深さの分布を作ります。日新イオン機器によれば、かつては低エネルギーのイオン注入に高温で長時間の熱処理を重ね、ドーパントを深くまで拡散させて作っていました。高エネルギー注入機が登場してからは、多段注入で深さを直接つくる手法が主流になったとしています。同社は高エネルギーイオン注入装置を、300kVを上回る加速電圧でイオンを打ち込む装置と分類し、深い位置への注入に主として使われるとしています。

レトログレードウェルとは何ですか？

深いところほど濃度が高くなるウェルです。日新イオン機器は、多段注入で作ったウェルが従来の作り方とは逆に、深いほど濃度が高くなるため、レトログレードウェルと呼ばれるとしています。同社は多段注入を、加速エネルギーを段階的に振って深さ方向に狙った形の不純物分布を作る技術としています。

トリプルウェルとは何ですか？

基板から切り離されたウェルを持つ構造です。日新イオン機器は、基板電位を素子ごとに変えて使いたい場合の手当てとして、ウェルの側壁と底部に逆の導電型の不純物層を回すやり方を挙げ、これでウェルを基板から切り離せるとしています。同社はこの構造を、pウェルとnウェルに基板分離ウェルが加わることからトリプルウェル構造と呼び、DRAMやNANDといったメモリ素子やパワーLSIで使われるとしています。

ウェルとラッチアップはどう関係しますか？

日本半導体歴史館は、ツインウェル構造の採用が、サイリスタと同じpnpnの並びに由来するラッチアップの回避につながったとしています。JEITAの半導体用語集は、ラッチアップが多くのICの持つ4層pnpn構造で起こるとし、CMOS回路はその構造ゆえに寄生のnpn/pnpバイポーラ、すなわち寄生サイリスタを抱えやすいとしています。

比較・違いを学ぶ

STI（素子分離）とは ── STIは横方向を区切り、ウェルは深さ方向に導電型の区画を作ります
CMOSとは ── ウェルを要求する回路形式そのものです
イオン注入とは ── ウェルを作る手段であり、深さは加速エネルギーで得ます

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

JEITA「半導体用語集（ICガイドブック2009年版用語解説）」（2026年9月2日にリンク生存を実測、200）── ウェル、CMOS、ラッチアップ、アニールの記述
日新イオン機器「イオン注入ディクショナリーウェル注入」（2026年9月2日にリンク生存を実測、200）── pウェルとnウェルの使い分け、レトログレードウェル、トリプルウェル構造、ウェルタップ
日新イオン機器「イオン注入ディクショナリー多段注入」（2026年9月2日にリンク生存を実測、200）── プロフィルドウェルの形成、高いエネルギーから順に注入する理由
日新イオン機器「イオン注入ディクショナリー高エネルギーイオン注入装置」（2026年9月2日にリンク生存を実測、200）── 300kVを超えるエネルギーと、深い位置への注入という用途
日新イオン機器「イオン注入ディクショナリーサーマルバジェット」（2026年9月2日にリンク生存を実測、200）── 熱処理工程の総和という考え方と、拡散を抑える条件
日本半導体歴史館「高エネルギーイオン注入によるディープウェルの形成」（2026年9月2日にリンク生存を実測、200）── ツインウェルとラッチアップ、ディープウェルによる基板バイアスとVth制御、ノイズとソフトエラーの低減