ラッチアップとは
ラッチアップとは、CMOSデバイスの中にできてしまう寄生サイリスタが導通し、電源ラインを通じて過大な電流が流れ続ける現象です。 いったん始まると、きっかけが消えたあとも電流が続きます。
この現象の出発点は、CMOSという構造そのものにあります。
CMOSは、n型とp型のMOSFETを組にして使います。作る側から見れば、1枚の基板の上に、導電型の異なる2種類の領域を隣り合わせに作り込むということです。
ルネサス エレクトロニクスの信頼性ハンドブックは、この隣り合わせが生む素子を記述しています。基本的なCMOSデバイスは異なる特性を持つ2種類のMOSトランジスタでインバータを作るため、チップ上のいたるところに寄生バイポーラトランジスタが生じます。
この寄生バイポーラトランジスタは、CMOSという構造の副産物です。n型とp型を隣り合わせにすれば、2つの領域が接する面には必然的にpn接合が並びます。並んだ接合は、設計者が意図しなくてもバイポーラトランジスタとして働きうる構造になります。
同ハンドブックによれば、これらが組み合わさるとpnpnの4層をもつ寄生サイリスタになります。そして電源バイアスが加わっているCMOSデバイスでは、外部サージなどの十分なノイズがこの寄生サイリスタをONにすることがあります。
いったん点くと、自分で自分を保つ
Section titled “いったん点くと、自分で自分を保つ”ラッチアップが厄介なのは、始まったあと自力で続く点です。
ルネサスのハンドブックは、寄生トランジスタが順に導通していく過程を段階的に記述しています。出力ピンへ十分に大きな電流が加わると1つ目のトランジスタがONになり、その電流が2つ目のトランジスタのベース抵抗を通って電位を持ち上げ、2つ目もONになります。すると電源からGNDへ電流が流れ、その電圧降下がさらに次のトランジスタをONにします。
そして同ハンドブックは、TR1とTR2の閉ループ回路の正帰還が、トリガが止まったあともVCCとVSSの間の電流を維持すると述べています。
この正帰還があるため、トリガという原因を取り除いたあとも現象は続きます。きっかけと、続く理由が別になっています。この点で、外から力が加わっている間だけ進むESDやHCIとは性質が違います。
電流が流れ続けるということは、熱が出続けるということでもあります。同ハンドブックは、この現象がデバイスを破壊しうると記述しています。
見つかるのは、実装したあと
Section titled “見つかるのは、実装したあと”同ハンドブックは、ラッチアップがチップを回路基板に実装したあとの検査工程などで見られるとしています。
ウェーハの段階を素通りし、基板へ載せて電源を入れた段になって表に出てきます。手戻りの費用がいちばん大きい場所で見つかる現象です。
さらに、条件は厳しくなる方向にあります。同ハンドブックは、近年のLSI回路の微細化された構造がこうした寄生素子の影響を特に受けやすいとし、設計工程でこれらの要因を十分に考慮する必要があると述べています。
素子を小さくすれば、素子どうしの間隔も縮みます。寄生バイポーラのベースにあたる距離が短くなれば、それだけ働きやすくなります。微細化の利得と引き換えに、寄生素子の影響が増えるという関係です。
わざと起こして、耐性を測る
Section titled “わざと起こして、耐性を測る”対策が設計側にある以上、試験も設計を検証する形になります。ルネサスのハンドブックは、ラッチアップ試験の方式を2つ挙げています。
1つはパルス電流注入法です。トリガとなるパルス電流を注入して、ラッチアップが起きるかどうかを調べます。同ハンドブックは、入出力の抵抗が高くトリガ電流を注入しにくい場合には、デバイスの破壊を防ぐためにトリガパルス電流源からの出力電圧を最大値（クランプ電圧）に制限するとし、過大な電流を注入すればデバイスそのものを壊すため、注入量に注意が必要だと述べています。
もう1つは電源過電圧法です。電源電圧を推奨値に設定した状態で、ラッチアップへの耐性を測ります。
そして同ハンドブックは、試験のあとに、試験したデバイスが健全なままであることを確かめることが重要だとしています。壊れる現象をわざと起こす試験ですから、「試験そのもので壊してしまった」可能性を排除する手順が要ります。
関連するデータ・ツール
Section titled “関連するデータ・ツール”- 信頼性の工程ページ ── 工程分類と、この工程に接続している公開求人
- デバイス製品開発の工程ページ ── 設計で寄生素子を考慮する側
- 装置カタログDB ── 公式製品ページ単位のメーカーと製品family
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ラッチアップとは何ですか？
CMOSデバイスの中にできてしまう寄生サイリスタが導通し、電源ラインを通じて過大な電流が流れ続ける現象です。ルネサスの信頼性ハンドブックは、これがデバイスを破壊しうると記述しています。
なぜCMOSで起きるのですか？
構造の副産物だからです。同ハンドブックは、基本的なCMOSデバイスが異なる特性を持つ2種類のMOSトランジスタでインバータを作るため、チップ上のいたるところに寄生バイポーラトランジスタが生じると記述しています。
何がきっかけで起きますか？
同ハンドブックは、電源バイアスが加わっているCMOSデバイスにおいて、外部サージなどの十分なノイズが寄生サイリスタをONにしうるとしています。
きっかけが消えれば止まりますか？
電流は流れ続けます。同ハンドブックは、TR1とTR2の閉ループ回路の正帰還が、トリガが止まったあともVCCとVSSの間の電流を維持すると記述しています。
どんな場面で見つかりますか？
同ハンドブックは、この現象がたとえばチップを回路基板に実装したあとの検査工程で見られるとしています。
微細化で状況は変わりますか？
厳しくなります。同ハンドブックは、近年のLSI回路の微細化された構造がこうした寄生素子の影響を特に受けやすいため、設計工程でこれらの要因を十分に考慮する必要があると述べています。
どうやって試験するのですか？
同ハンドブックは2つの方式を挙げています。トリガとなるパルス電流を注入する方法と、電源電圧を推奨値に設定して耐性を測る電源過電圧法です。試験後にデバイスが健全なままであることを確かめることが重要だとしています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- CMOSとは ── この現象を持ち込んでいる構造
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- ルネサス エレクトロニクス「Semiconductor Reliability Handbook」公開PDF（2026年8月29日にリンク生存を実測、200）── 電源バイアスが加わったCMOSデバイスで外部サージなどの十分なノイズが寄生サイリスタをONにし電源ラインを通じて過大な電流が流れ続けること、この現象が基板実装後の検査工程などで見られデバイスを破壊しうること、微細化されたLSI構造が寄生素子の影響を特に受けやすく設計工程で十分に考慮する必要があること、CMOSが異なる特性の2種類のMOSトランジスタでインバータを作るためチップ上のいたるところに寄生バイポーラトランジスタが生じること、寄生トランジスタが順に導通していく過程、TR1とTR2の閉ループの正帰還がトリガの停止後もVCC-VSS間の電流を維持すること、パルス電流注入法と電源過電圧法という2つの試験方式、試験後にデバイスが健全なままであることを確かめる手順が重要であること