ゲート酸化膜とは
ゲート酸化膜とは、トランジスタのゲート電極とシリコンのあいだを隔てる、ごく薄い絶縁膜です。 電子情報通信学会の知識ベースは、この膜をMOSトランジスタの要と位置づけ、シリコンを高温で酸化する熱酸化法で作られてきたと記しています。
ゲート電極は、シリコンの表面に電界をかけて電流の通り道を開け閉めする部品です。電極とシリコンが直につながっていては、電圧をかけたときに電流がそのまま流れてしまいます。あいだに絶縁膜を挟むことで、電流を流さずに電界だけを届けられます。
キオクシアの信頼性ハンドブックは、MOS製品のゲート絶縁膜を数nmから100nm程度の薄い膜とし、耐圧より高い電圧をかけると壊れると記しています。同社の公開資料の記述です。厚みの幅が広いのは、同じチップの中に高い電圧のかかる部分と低い電圧で足りる部分があるためで、電子情報通信学会の知識ベースは、入出力部だけ厚くしたいときに、一度酸化してから入出力部以外の酸化膜を除去し、もう一度酸化するという作り分けを挙げています。
載せる膜と、育てる膜
Section titled “載せる膜と、育てる膜”半導体の製造で作る膜の多くは、外から材料を運んできてウェーハの上に載せます。SCREENセミコンダクターソリューションズの解説は、成膜の方法としてスパッタ法、電気メッキ法、CVD法と並べて熱酸化を挙げ、熱酸化をウェーハを加熱して表面に酸化シリコンの膜を作る方法としています。
熱酸化は、材料をすべて足元から取ります。下地のシリコンそのものを酸素と反応させて、シリコンを酸化シリコンに変えます。膜は元の表面をまたいで内側にも育つので、境目はもとのシリコンの内側へ入り込みます。
代わりに条件が付きます。日本半導体歴史館は、熱酸化膜には露出したシリコン基板の上でだけ形成できる、高温と長時間の熱酸化が要るという制限があり、配線工程の後には形成が難しかったと記しています。1960年代後半の状況としての記述です。同館は、その制限を解いたのが常圧CVDで、こちらはシリコン以外の下地でも進み、500℃程度の低い温度で1ミクロン以上の厚い膜も作れると述べています。
どの工程で作られるのか
Section titled “どの工程で作られるのか”作る順番は決まっています。電子情報通信学会の知識ベースは、素子分離を作った後、ゲート絶縁膜を作る前の洗浄でパーティクル汚染、金属汚染、有機物汚染を落としてから酸化に入る、と書いています。SCREENの解説も、大気に触れることでできる自然酸化膜を洗浄で落とす対象に挙げています。
酸化そのものは炉の中で進みます。同知識ベースは750〜850℃程度の水分酸化を一般的な例とし、東京エレクトロンの解説は1000℃程度でシリコン表面を酸化する例を挙げています。どちらも一例で、世代や用途で条件は変わります。膜ができたら、上にLPCVDでポリシリコンを載せ、ドライエッチングでゲートの形に削ります。
この最後の削りで、ゲート酸化膜はもう一つの役を負います。同知識ベースは、ポリシリコンのエッチングを薄いゲート酸化膜のところで打ち切る必要があるため、ポリシリコンと酸化膜のあいだに高いエッチング選択比が要ると述べています。数nmの膜が、その下のシリコンを守る床になります。
作るうえでの取引
Section titled “作るうえでの取引”差し出すものは、大きく二つあります。
一つは熱です。750〜850℃や1000℃という温度は、すでにシリコンの中に作ってある不純物の分布を動かします。日本半導体歴史館は、炉の昇温と降温にかかる時間の長さが拡散層の微細化の障害になり、とくにイオン注入した層を活性化する工程で問題が表に出たと記しています。ゲート酸化膜を育てる時間も、この熱処理の合計の一部を占めます。
もう一つは、酸化する前の表面の清潔さがそのまま膜の質になるという性質です。キオクシアの信頼性ハンドブックは、ゲート絶縁膜の耐圧の分布と潜在的な欠陥密度を左右するパラメータとして、ゲート電極材料、膜厚、基板の欠陥に加えて、絶縁膜の生成方法、洗浄、汚染を挙げています。同社の公開資料の記述です。膜そのものを検査した時点では手遅れで、その前の工程で定まってしまう部分があります。
薄くした先で起きたこと
Section titled “薄くした先で起きたこと”薄くすれば電界は強く届きます。ただし限界があります。電子情報通信学会の知識ベースは、1.2nmまで薄くしたゲート絶縁膜には1000A/cm2程度のリーク電流が流れ、絶縁膜としての役割を果たせなくなったと述べています。2010年に受領された章の記述です。SEAJの技術ロードマップも、ゲート酸化膜の厚さが2nm以下になるとトンネル電流によるゲートリークが無視できなくなり、誘電率の高い材料で物理的な厚さを確保する方向に進んだとしています。
途中には窒素を使う段階がありました。電子情報通信学会の知識ベースは、ゲート絶縁膜が3nm程度以下の世代では、ポリシリコンゲートのボロンが膜を突き抜けるのを防ぐため、酸化膜の表面をプラズマで窒化する工程が使われると書いています。日本半導体歴史館は、1970年代後半に富士通がシリコン熱酸化膜を活性窒素で熱処理した酸窒化膜のほうが優れていることを示し、2nm以下の膜厚が必要になった90nm世代から使われ始め、65nm世代で世界的に標準になったと記しています。同館は、45nm以降でHigh-k材料が入った後も、シリコンとの界面のバリア層として窒化した酸化膜が要ると考えられている、と続けています。ゲート絶縁膜の材料は、純粋な熱酸化膜から窒化した酸化膜へ、その後High-k材料へと移りましたが、シリコンと接する一番きわどい部分には、いまも酸化と窒化で作った層が残っています。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ゲート酸化膜とは何ですか？
トランジスタのゲート電極とシリコンのあいだを隔てる、ごく薄い絶縁膜です。電子情報通信学会の知識ベースは、この膜をMOSトランジスタの要と位置づけ、シリコンを高温で酸化する熱酸化法で作られてきたと記しています。
なぜ絶縁膜が必要なのですか？
ゲートは電界だけでシリコンの表面を制御する部品だからです。電極とシリコンが直につながっていると、電圧をかけたときに電流が流れてしまいます。
どうやって作るのですか？
シリコンの表面そのものを酸素や水蒸気と反応させて育てます。電子情報通信学会の知識ベースは750〜850℃程度の水分酸化を一般的な例として挙げ、東京エレクトロンの解説は1000℃程度でシリコン表面を酸化する例を挙げています。
CVDで膜を付けるのと、材料はどこから来ますか？
材料の出どころです。CVDは外から材料を運んで載せますが、熱酸化は下地のシリコンを消費して膜に変えます。日本半導体歴史館は、熱酸化膜には露出したシリコン基板の上でだけ形成できる、高温と長時間が要るという制限があったと記しています。
なぜ薄くするのですか？
薄いほどゲートの電界がシリコンへ強く届くからです。ただし薄くしすぎると絶縁膜として働かなくなります。
薄くしすぎるとどうなりますか？
電子情報通信学会の知識ベースは、1.2nmまで薄くしたゲート絶縁膜には1000A/cm2程度のリーク電流が流れ、絶縁膜としての役割を果たせなくなったと述べています。
作るときに膜の質を左右するのは何ですか？
酸化する前の表面の状態です。キオクシアの信頼性ハンドブックは、ゲート絶縁膜の耐圧の分布と潜在的な欠陥密度を左右するものとして、膜厚や電極材料と並べて、絶縁膜の生成方法、洗浄、汚染を挙げています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- High-k材料とは ── 薄くする代わりに誘電率を上げて物理的な厚さを確保する側
- サイドウォールスペーサとは ── 同じゲートの周りで、削り残しを寸法として使う構造
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- 電子情報通信学会 知識ベース「集積回路プロセス技術概論」（2026年9月2日にリンク生存を実測、200）── 熱酸化法とゲート絶縁膜の位置づけ、750〜850℃程度の水分酸化、入出力部の厚み作り分け、3nm程度以下の世代での酸化膜表面のプラズマ窒化、ポリシリコン加工時の選択比、1.2nmでのリーク電流
- 東京エレクトロン TELESCOPE magazine「半導体サプライチェーンの設計工程から製造工程の基礎を学ぼう」（2026年9月2日にリンク生存を実測、200）── 1000℃程度でシリコン表面を酸化し、その上にCVDでポリシリコンを付ける手順
- SCREENセミコンダクターソリューションズ「半導体製造プロセス」（2026年9月2日にリンク生存を実測、200）── 熱酸化の位置づけと、洗浄で落とす対象としての自然酸化膜
- 日本半導体歴史館「1960年代後半 常圧CVDによる酸化膜採用」（2026年9月2日にリンク生存を実測、200）── 熱酸化膜の制限と、常圧CVDの温度と厚み
- 日本半導体歴史館「極薄酸窒化ゲート絶縁膜技術の先駆的研究」（2026年9月2日にリンク生存を実測、200）── 酸窒化膜が90nm世代から使われ65nm世代で標準になった経緯と、High-k採用後の界面バリア層
- キオクシア「信頼性ハンドブック」（2026年9月2日にリンク生存を実測、200）── ゲート絶縁膜の厚みの範囲と、耐圧分布と潜在的欠陥密度を左右するパラメータ
- SEAJ 半導体製造装置技術ロードマップ「ウェーハプロセス」2012年版（2026年9月2日にリンク生存を実測、200）── 2nm以下でトンネル電流によるゲートリークが無視できなくなった経緯
- 日本半導体歴史館「高速昇降温縦型炉」（2026年9月2日にリンク生存を実測、200）── 昇温と降温にかかる時間の長さが拡散層の微細化の障害になった経緯