コンフォーマリティとは

コンフォーマリティとは、下地の段差の形に沿って、上面と側壁と底が同じ厚さで覆われている度合いです。 覆う膜には上げ、埋める膜には崩し、空隙を作る膜には下げる、向きのある目標値になります。

定義・解説

KOKUSAI ELECTRICは、ステップカバレッジを、基板の表面にある微細な段差へ成膜したときの膜の被覆状態と記し、段差被覆性とも呼ぶと注記しています。同社は高アスペクト比を溝や孔の縦横比と注記しています。SEAJの半導体製造装置技術ロードマップ「ウェーハプロセス」2012年版は、ホールや配線にメタルをシームレスかつボイドレスで埋め込もうとすれば核成長膜のコンフォーマリティやカバレッジが極めて重要な要素になると述べ、二つの言葉を並べて書いています。現場ではどちらも、上面に対して側壁と底がどれだけ同じ厚さで付いたかを指します。

ここで幾何が影響します。両側の壁に同じ厚さの膜が育てば、二枚の膜は溝の中央で出会います。JEITAが公開するITRS 2013年版配線章の日本語版は、タングステンのCVDプロセスのコンフォーマリティが非常に高いとしたうえで、タングステンで埋めたTSVでは中心部のシーム状ボイドが断面の特徴になるとしています。完全にコンフォーマルに積むほど、中央の縫い目は避けにくくなります。 覆うための性質が、埋めるときには裏目に出ます。

だから現場は、膜の仕事ごとに向きを切り替えます。同資料は、微細コンタクトを均一に作るためにトランジスタのサイドウォールに挟まれた隙間をボイドなく埋める必要があるとし、通常の方法とコンフォーマルな成膜を組み合わせることが微細ピッチを低コストで埋める手だと述べています。埋める仕事では、コンフォーマルな成膜は部品の一つになります。

同じ形の構造でも、向きが逆になります

同じ形の構造でも、膜の仕事によってコンフォーマリティを動かす向きが変わります。覆う膜では上面と側壁と底を同じ厚さで通し、埋める膜では両側の壁が中央で出会うため縫い目が残り、エアギャップでは被覆の低さそのものを空隙の形に使います。

何を測り、どの数字が上限と下限になるかが決まっています

測るのは膜厚の比と面内の散らばりです。オックスフォード・インストゥルメンツの日本語技術ページは、ALDが高アスペクト比の構造に対して形状に沿った成膜で3次元構造を作れるとし、同社装置の概要として、最大200mmウェハまでで標準的な均一性がプラスマイナス2%以内、高アスペクト比構造でも優れたステップカバレッジ、高コンフォーマルなコーティング、低いピンホールとパーティクルの水準、核生成の遅れの抑制を挙げています。サムコは、原料ガスが表面反応により1層を形成して成長が止まる自己停止機能によりLayer by layerの成膜ができるとし、CVDやスパッタなど他の成膜技術と比べて原子層オーダーの膜厚制御性と段差被覆性に優位性があると記しています。

下限は膜厚の側から来ます。SEAJの2012年版は、バリアメタルの厚みが5nm以下になってくると、そのような薄膜をコンフォーマルに成膜することが極めて困難になるとし、その場合は絶縁膜側にバリア性を持たせる方法があると述べています。同資料は、22nm世代以降の技術として低抵抗で薄いバリアにCoやRuの適用が検討されており、Ruは従来のバリアと比べて低抵抗でCVDやALDにより薄膜でコンフォーマルに成膜できるとしています。ここに挙げた世代は同資料の2012年版時点の見通しです。

深さの側からも来ます。ITRS 2013年版配線章の日本語版は、CVDがアスペクト比の大きい狭いTSV構造の埋め込みに使われ、直径3μmまでのTSVについて報告があるとしています。同資料は、TSVを埋めるには相対的に厚いタングステン層が要るため、ブランケットのタングステンを膜厚500nm程度まで、剥離を避けて部分的にエッチバックするとし、タングステンのCVD膜は膜ストレスが大きいため主に小径に使われるとしています。

現場が動かすつまみは三つあります

一つ目は、温度です。ITRS 2013年版配線章の日本語版は、成膜温度が低い条件ではコンフォーマルに付けることがより難しくなると記しています。同じ資料は、DRAMのメモリデバイスを作ったあとのTSVプロセスでは、デバイスウェーハを守るため200℃以下が必要とされるとしています。温度を上げれば被覆は楽になり、下げれば熱予算を守れます。両側から挟まれるので、原料側で取り返す手が出てきます。SEAJの2012年版は、サイドウォールスペーサ用のSiN膜がSiH2Cl2とNH3系のLPCVDで主に作られてきたとし、SiN中の水素濃度を下げるためのSiCl4ソースガスの採用、低温化のための有機原料の採用が報告されていること、Si2Cl6ソースガスの採用やALDプロセスの採用によって水素濃度の低減と低温化の両方を狙う試みもなされていることを挙げています。

二つ目は、手段です。同ITRS配線章は、TSVのバリア膜の成膜について、PVDがコンフォーマルな成膜やアスペクト比の点でより大きな制限を持つ一方で、優れた密着性、膜のバリア特性、低い運用コストという点で好まれていると述べています。SEAJの2012年版は、現在はPVD技術の改善によってカバレッジの優れたイオン化PVDのバリア膜が量産ラインで使われているとし、微細化に伴ってPVDによるカバレッジ不足が顕在化するため、PVD法がどれだけ改善されるかによってCVD技術やALD技術への移行時期が決まるとしています。同資料は、ローカル配線とコンタクトの埋め込みについては、CVDのタングステンで高アスペクトホールをシームレスに埋めるためにALDのタングステン核成長層が必要だとしています。ALD側へ動かす代償は生産性です。KOKUSAI ELECTRICは、ALDが複数のガスをサイクリックに供給するため成膜に時間がかかり生産性に課題があったとし、一度に数十枚以上へ成膜するバッチ技術と融合させることで難易度の高い薄膜形成と高生産性を両立したと公表しています。同社は、200層以上の深孔を持つ3D-NANDでもステップカバレッジに優れたトリートメントを提供していると述べています。同社の公表内容です。

三つ目は、膜厚そのものです。ITRS 2011年版配線章の日本語版は、イオン化PVDやCVDによる膜形成が将来のデュアルダマシン構造の側壁への被覆性の要求に応えるため改良され続けており、イオン化PVDは14nm世代まで使われ続けるとの見通しを示しています。同資料は同時に、これらのPVD成膜技術はデュアルダマシンの溝の上部を狭めてしまうため、銅の電気めっきによる埋め込み性に限界があるとしています。厚くすれば連続性が得られ、薄くすれば開口の幅が保てます。ITRS 2013年版配線章は、Ti/TiNのバリア膜が膜厚の要求値と高い抵抗率のためにコンタクトプラグ抵抗を高くする最大の要素になるとみており、ALDのTi/TiNを使うとコンタクトホール上部でのピンチオフをなくせてタングステンの埋め込み性能の向上が期待できるとしています。

温度と膜厚の二方向から、付けられる範囲が狭まります

低温側と薄膜側は、どちらもコンフォーマルな成膜が難しくなる向きです。デバイスを守るための温度上限と、抵抗を下げるための膜厚下限が同時にかかるため、現場の作業点は二つの帯が重なる角へ押し込まれます。

取引は、抵抗と染み込みと下地の写しで払います

コンフォーマルな膜は、下地の凹凸も同じ忠実さで写します。ITRS 2013年版配線章の日本語版は、TSVのライナー層は理想的にはBoschエッチングでできたSi側壁のスキャロップを平坦化してほしいとし、スキャロップの上へコンフォーマルに積むと、後に続く工程から見てかえって手強い表面形状になり得ると記しています。形に沿うという性質は、直したい形にも沿います。

膜の中身でも払います。SEAJの2012年版は、CVD法やALD法が反応ガスを使うことから、膜そのものの抵抗が高いこと、Low-k材へのダメージ、配線信頼性への影響まで考慮の対象になるとしています。同資料は、ALDバリアメタルを使う際の最も大きな問題がポーラスLow-k材へ反応ガスが染み込むことであり、ALD成膜の前に、エッチングで露出したLow-k材の側壁へ改質を入れることが必須になるとしています。被覆を買うと、前工程に改質のステップが増えます。

意図的に下げる側にも代金があります。ITRS 2013年版配線章の日本語版は、エアギャップが埋め込み性の劣る絶縁膜成膜によって形成されるとし、ギャップの形状が成膜のコンフォーマリティとメタル配線のアスペクト比と配線間スペース幅で決まると述べています。同資料は、この方式ではエアギャップが狭い配線間スペースの領域に形成される一方で絶縁膜は広い領域にも成膜されるため、パターンの疎密で層間絶縁膜の総厚が変わり、平坦化工程が必要になるとしています。

コンフォーマリティは、膜の仕事ごとに向きが決まる目標値です。覆う膜には上げ、埋める膜では流す手やボトムアップの手と組み合わせ、空隙を作る膜では下げます。測る対象は同じ膜厚比でも、合格の向きは膜の仕事ごとに決まります。

よくある質問（FAQ）

コンフォーマリティとは何ですか？

下地の段差の形に沿って、上面と側壁と底が同じ厚さで覆われている度合いです。KOKUSAI ELECTRICは、ステップカバレッジを、基板の表面にある微細な段差へ成膜したときの膜の被覆状態と記し、段差被覆性とも呼ぶと注記しています。

コンフォーマリティとステップカバレッジは違いますか？

業界の資料では並んで使われます。SEAJの半導体製造装置技術ロードマップ「ウェーハプロセス」2012年版は、ホールや配線にメタルをシームレスかつボイドレスで埋め込もうとすれば核成長膜のコンフォーマリティやカバレッジが極めて重要な要素になると述べ、二つの言葉を並べて書いています。

コンフォーマリティは高いほど良いのですか？

膜の仕事によって向きが切り替わります。JEITAが公開するITRS 2013年版配線章の日本語版は、タングステンのCVDプロセスのコンフォーマリティが非常に高いとしたうえで、タングステンで埋めたTSVでは中心部のシーム状ボイドが断面の特徴になるとしています。両側の壁が同じ厚さで育つと、中央で出会った線が出ます。

ALDがコンフォーマリティで有利なのはなぜですか？

反応が表面で止まるからです。サムコは、原料ガスが表面反応により1層を形成して成長が止まる自己停止機能により、1層ごとの形成を繰り返すLayer by layerの成膜ができると記し、CVDやスパッタなど他の成膜技術と比べて原子層オーダーの膜厚制御性と段差被覆性に優位性があるとしています。

成膜温度を下げると被覆はどうなりますか？

苦しくなります。ITRS 2013年版配線章の日本語版は、成膜温度が低い条件ではコンフォーマルに付けることがより難しくなると記しています。一方で同資料は、DRAMのメモリデバイスを作ったあとのTSVプロセスは、デバイスウェーハを守るため200℃以下が必要とされるとしています。温度は下げたいのに、下げると被覆が落ちます。

コンフォーマリティをわざと下げることはありますか？

あります。同資料は、エアギャップが埋め込み性の劣る絶縁膜成膜によって形成されるとし、ギャップの形状は成膜のコンフォーマリティとメタル配線のアスペクト比と配線間スペース幅で決まると述べています。代わりに、パターンの疎密で層間絶縁膜の総厚に差が出るため平坦化工程が要るとしています。

ALDへ動かす代償は何ですか？

時間と抵抗と染み込みです。KOKUSAI ELECTRICは、ALDが複数のガスをサイクリックに供給するため成膜に時間がかかり生産性に課題があったと公表しています。SEAJの2012年版は、CVD法やALD法が反応ガスを使うため膜そのものの抵抗が高いこと、ALDバリアメタルの最大の問題がポーラスLow-k材へ反応ガスが染み込むことだとしています。

比較・違いを学ぶ

ステップカバレッジとは ── 上面に対する側壁と底の膜厚比という測り方
流動性CVDとは ── 埋めるためにコンフォーマリティを崩す側の手
ALD（原子層堆積）とは ── 自己停止反応で被覆を揃える成膜方式

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

SEAJ 半導体製造装置技術ロードマップ「ウェーハプロセス」2012年版（2026年9月3日にリンク生存を実測、200）── 核成長膜のコンフォーマリティとカバレッジがシームレスかつボイドレスの埋め込みの要素になること、バリア膜5nm以下でコンフォーマルな成膜が極めて困難になり絶縁膜側にバリア性を持たせる手があること、22nm世代以降のCoとRuの検討とRuが薄膜でコンフォーマルに成膜できること、イオン化PVDのカバレッジとCVD・ALDへの移行時期の関係、CVD-Wの高アスペクトホールへのシームレス埋め込みにALD-W核成長層が必要なこと、CVD法とALD法が反応ガスを使うことによる膜抵抗とLow-kダメージと配線信頼性への影響、ALDバリアメタルでのポーラスLow-k材への反応ガス染み込みとサイドウォール改質、スペーサ用SiN膜のソースガス選択と低温化の試み
電子情報技術産業協会（JEITA）半導体技術ロードマップ専門委員会「ITRS 2013年版配線」日本語版（2026年9月3日にリンク生存を実測、200）── タングステンのCVDが非常にコンフォーマルでTSVの中心部にシーム状ボイドが残ること、通常の方法とコンフォーマルな成膜の組み合わせ、低温条件でコンフォーマルな成膜が難しくなること、DRAM後のTSVで200℃以下が必要なこと、TSV径3μmまでの報告とタングステン膜厚500nm程度までの部分エッチバックと膜ストレス、PVDのコンフォーマリティとアスペクト比の制限および密着性とバリア特性と運用コストの利点、Ti/TiNがコンタクトプラグ抵抗を高くする最大の要素でありALDのTi/TiNがピンチオフを解消すること、TSVライナーとスキャロップの写し、エアギャップの形状決定要因と疎密による層間絶縁膜総厚の差
電子情報技術産業協会（JEITA）半導体技術ロードマップ専門委員会「ITRS 2011年版配線」日本語版（2026年9月3日にリンク生存を実測、200）── イオン化PVDとCVDがデュアルダマシン構造の側壁への被覆性の要求に応えて改良され続けイオン化PVDが14nm世代まで使われる見通し、PVD成膜技術がデュアルダマシンの溝の上部を狭めて銅の電気めっきの埋め込み性に限界をもたらすこと
KOKUSAI ELECTRIC「KOKUSAI ELECTRICの強み」（2026年9月3日にリンク生存を実測、200）── ステップカバレッジが基板表面の微細な段差に成膜したときの膜の被覆状態であり段差被覆性とも呼ばれること、高アスペクト比が溝や孔の縦横比を指すこと、ALDが複数のガスをサイクリックに供給するため成膜に時間がかかり生産性に課題があったこととバッチ成膜との融合、200層以上の深孔を持つ3D-NANDでのステップカバレッジ
サムコ「ALD装置」製品ページ（2026年9月3日にリンク生存を実測、200）── 原料ガスが表面反応で1層を形成して成長が止まる自己停止機能とLayer by layerの成膜、CVDやスパッタなど他の成膜技術と比べた原子層オーダーの膜厚制御性と段差被覆性の優位
オックスフォード・インストゥルメンツ「ALD（原子層堆積）」日本語技術ページ（2026年9月3日にリンク生存を実測、200）── ALDが高アスペクト比構造に対して形状に沿った成膜で3次元構造を作れること、最大200mmウェハまでで標準的な均一性がプラスマイナス2%以内に収まること、高アスペクト比構造での優れたステップカバレッジと高コンフォーマルなコーティング、低いピンホールとパーティクルの水準、核生成の遅れの抑制