シームとは
シームとは、溝や穴を膜で埋めるときに、両側の壁から伸びた膜が中央で突き当たって生まれる継ぎ目です。 膜として塞がっていても、周りと同じ結晶のつながりを欠く面が縦に1本とどまります。
断面写真では埋まって出る一方、継ぎ目の請求書は後工程へ回ります。めっきの埋め込み、研磨したあとの面、そのあとの熱で口がふさがったときの空孔まで、影響先が成膜工程の外へ広がります。プロセス担当が断面で追うのは、中央の1本と、底と側壁が交わる端部の2か所です。
埋め込みは、両側の壁から内側へ同時に進みます。左右の成長面が中央で出会った瞬間、そこにつながりの弱い面が1枚生まれます。この面が継ぎ目、つまりシームです。塞がりきらずに空間がとどまればボイドになります。
アルバックは、3D NAND向けのエッチングストップ膜に使うAl2O3を高周波スパッタで凹パターンへ埋め込む試験を、テクニカルジャーナルNo.85（2023年3月）で報告しています。試験に使ったのはシリコン酸化物で構成された深さ240nm、アスペクト比1.0の凹パターンです。同社は断面SEMで2か所へ矢印を打っており、1つは底面と側壁が90度で交差する端部、もう1つは側壁の最上段です。位相差10度と60度の条件では、端部への回り込みが不足し、端部でAl2O3膜が鋭角状に凹む現象が出たとしています。さらに開口部が狭くなり、成膜を続けると上部で膜がふさがって空孔を作ることを実測したとしています。同社は図の注記で、この2条件がパターン側壁にシームを示しており、後続の工程で大きなボイドになるとしています。この節の条件と観察は、同社の報告によります。
つまり現場で目に入るシームは、進行中の空孔です。今日の断面が良品に出ても、口がまだ開いているだけで、次の熱や次の膜でふさがれば空孔になります。同社は、アスペクト比0.2から1.0の深さの小さい形状でも同様に実測したとしています。したがってアスペクト比の低い工程でも、同じ対策が要ります。
埋め込みが要る理由と、請求書が届く場所
Section titled “埋め込みが要る理由と、請求書が届く場所”アルバックは、3D NAND型フラッシュメモリの多層化が進むにつれて、各メモリ層の高さを抑えるだけでなくエッチングストップ膜も薄く均一性よく成膜する技術が必要になり、さらにパターン内へ絶縁膜を埋め込む技術が必要とされていると述べています。同社によれば、カソード側だけで成膜する高周波スパッタではパターン内への埋め込みが困難で、基板上への高周波導入が要るものの、複数の高周波電源を同時に取り回すには技術的な課題を解く必要がありました。この節の記述は、同社の報告によります。
シームの請求書は、後工程で届きます。同社はテクニカルジャーナルNo.84で、スパッタリングのカバレッジ不良が後工程のめっき工程においてボイドの要因となり、エレクトロマイグレーションの問題を生じさせるとしています。同社によれば、空間磁場を無制御のままにした条件ではCu粒子がウェーハ中央方向から多く入射するため、側壁のCu膜厚が左右非対称になり、ビア底のCu膜が傾斜した形状になります。空間磁場を制御するとCuイオンの指向性が向上し、側壁が左右対称でビア底が平坦な良好なカバレッジになるとしています。つまり継ぎ目の位置と形は、電解めっきで埋める前の段階、すなわちバリアとシードの付き方で決まっています。
上流をたどると、底が薄いという同じ話に戻ります。日本半導体歴史館は、ALDの展示ページで、LPCVDには反応種の供給が律速してアスペクト比が大きくなると底部の膜厚が上部より薄くなる問題があり、ALDがこれを解消したとしています。底が薄く上が厚ければ、上が先にふさがります。東京エレクトロンも、枚葉成膜装置のブログで、PVD方式では深いコンタクトの底にある構造体まで膜をつけるのは至難であったとし、CVD方式で穴の底や構造体の周りにまんべんなくガスを行き渡らせて均一に成膜する仕組みを採ったとしています。サムコは、CVD装置のページで、プラズマを使うCVDが熱や光を使う方式と別に、比較的低温で細い溝の中へ成膜できるとしており、同社の装置が対象にする膜厚を10nmから1000nm程度としています。
断面で追う2か所と、同時に動く面内分布
Section titled “断面で追う2か所と、同時に動く面内分布”アルバックが矢印を打った2か所は、そのまま現場のチェックポイントになります。1つは底面と側壁が90度で交差する端部です。ここで膜が鋭角状に凹んでいれば回り込みが不足しています。もう1つは凹パターンの最上端です。ここが目減りしていれば、埋め込みを取るために肩を差し出しています。断面観察やTEMで埋め込みの判定条件を作るときは、中央の継ぎ目だけでなくこの2か所を同時に測ります。
面内分布も一緒に動きます。同社は、基板電極側の高周波をゼロにした条件を基準にすると、どの位相位置でも成膜速度が上昇し、これは成膜室内のアルゴンイオンが膜内に取り込まれたためと考えられるとしています。位相差10度と70度では面内分布の形を保ったまま全体の成膜速度が上昇した一方、位相差90度では面内分布の形が動き、特に基板外周部でエッチングの効果が出たとしています。非同位相の領域でも同じ傾向で、320度では分布の形を保ったまま成膜速度が上昇し、295度以下ではエッチングの効果が出て、位相位置を下げるほど分布形状の変化が大きくなり、260度では大きく変化したとしています。この段落の数値は、同社の報告によります。埋め込みを取りにいくと、均一性の管理値が同時に動きます。
つまみは堆積とエッチングの釣り合いで、代償はパターンの肩です
Section titled “つまみは堆積とエッチングの釣り合いで、代償はパターンの肩です”アルバックの試験条件は次のとおりです。マルチチャンバ式スパッタ装置ENTRON-EX W300で300mmウェーハを対象にし、カソード側の高周波出力を4000W、基板側の高周波出力を400W、Arガス200sccmを導入してチャンバー内圧力を約2Paに調圧し、マグネトロンスパッタ方式で放電しています。同社の装置は13.56MHzの高周波を100Wから5000Wの範囲で出力できるとしています。この仕様と条件は、同社のテクニカルジャーナルによります。
同社は、2つの高周波電源の位相差を動かしたときの電圧の振れ幅（Vpp）から領域を切り分けています。位相差0度から100度までを同位相領域、240度から360度までを非同位相領域、それ以外をプラズマの安定維持が困難な非整合領域と呼んでいます。Vppは同位相領域では50度付近を底とする凹状に、非同位相領域では300度付近を頂点とする凸状に変化します。同社は、同位相領域でVppが最も低くなる位相からさらに30度から50度進めた範囲を第一範囲、非同位相領域でVppが最も高くなる位相の前後10度を第二範囲、それより低い位相位置にある非同位相領域を第三範囲として区分しています。
そのうえで、断面SEMの結果が3通りになります。第一範囲の外にある位相差10度と60度では、端部への回り込みが不足し、側壁に継ぎ目がとどまり、開口部が狭くなって成膜を続けるとボイドになります。第一範囲の位相差90度と第二範囲の位相差295度では、端部の鋭角の凹みが消え、埋め込み特性に優れたAl2O3膜が形成され、後続の工程のための開口部も十分とどまります。第三範囲の位相差260度では、埋め込み特性は優れているものの、エッチングの効果が強すぎるため凹パターンの最上端が目減りし、パターンを破壊する結果になったとしています。同社はこれを、第二範囲で成膜してから途中で第三範囲へ位相位置を切り替える2段の成膜で解き、基板上のパターンを傷つけることなくより優れた埋め込み特性を得たとしています。
コンフォーマル性と熱で押す手にも、別の請求書が付きます
Section titled “コンフォーマル性と熱で押す手にも、別の請求書が付きます”継ぎ目を抑えるもう1つの道は、底と上の膜厚をそろえることです。日本半導体歴史館は、ALDの2つの置換吸着がそれぞれ飽和する反応であるため、充分な暴露時間では反応種の供給に律速することなく、パターンに粗密のある三次元構造上へ均一な成膜が可能としています。ただしKOKUSAI ELECTRICは、IR Day 2024の資料で、ALDが優れたステップカバレッジを与える一方で、サイクリックなプロセスであるためスループットが低くウェーハコストが増えることを課題として挙げています。同社によれば、アスペクト比が高い狭くて深い溝ではガスの拡散に時間がかかるため分子の移動に時間が律速となり、枚葉ではサイクルタイムが伸びます。同社は一度に50枚から100枚を成膜できるバッチをこの解として挙げ、3D NANDのプロセスでは64層を超えたところでバッチのスループットが枚葉を上回るとしています。
熱で流して埋める手もあります。アルバックは、テクニカルジャーナルNo.84（2021年4月）で、CVD-Coライナに要る膜特性と埋込の測定としてCuリフロープロセスを使い、300mmウェーハに対する埋込を測定したとしています。ウェーハ中央のセンター部と基板端3mmのエッジ部の断面から、ウェーハ面内でほぼ100%の埋込を実測したとしています。トレンチ深さ220nmでアスペクト比2から10のパターン形状について測定し、すべての形状で良好なCu埋込が可能であることを実測したとしています。カバレッジ側では、トレンチ幅17nmでアスペクト比4.3のパターンに対し、トレンチ壁へCo膜厚2nmが均一に形成されたとしています。この段落の数値と条件は、同社のテクニカルジャーナルによります。流して埋めるほど継ぎ目は消えますが、差し出すのは熱バジェットです。
3つの道を比べると、払うものが異なります。リスパッタを強める道ではパターンの肩と面内分布を払います。コンフォーマル性を取る道ではスループットとウェーハコストを払います。熱で流す道では熱バジェットを払います。継ぎ目をどこまで許すかは、この3つの請求書のうちどれが自分の工程で一番安いかで決まります。立ち上がりそのものが遅れているときは、インキュベーション時間の側から切り分けます。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”シームとは何ですか？
溝や穴を膜で埋めるときに、両側の壁から伸びた膜が中央で突き当たって生まれる継ぎ目です。膜として塞がっていても、周りと同じ結晶のつながりを欠く面が縦に1本とどまります。
シームとボイドはどう異なりますか？
同じ道の途中と終点です。アルバックは、端部への回り込みが不足すると開口部が狭くなり、そのまま成膜を続けると上部で膜がふさがって空孔（ボイド）を作ると述べています。同社は側壁のシームについて、後続の工程で大きなボイドになると図の注記で示しています。
シームがあると何が起きますか？
請求書が後工程で届きます。アルバックは、カバレッジ不良が後工程のめっき工程においてボイドの要因となり、エレクトロマイグレーションの問題を生じさせるとしています。
何を測れば分かりますか？
断面観察です。アルバックは断面SEMで、底面と側壁が90度で交差する端部と、凹パターンの最上端という2か所へ矢印を打っています。前者は回り込みの良否、後者は目減りの有無を示す場所です。
どのつまみで動きますか？
堆積とエッチングの釣り合いです。アルバックはカソード側と基板側の高周波の位相差を動かし、位相差90度と295度ではボイドゼロで開口部も十分とどまる一方、位相差10度と60度では側壁に継ぎ目がとどまることを断面SEMで示しています。
消す代償は何ですか？
パターンの肩です。同社は、エッチング効果をさらに高めた位相差260度ではシームが消え埋め込みも優れるものの、凹パターンの最上端が目減りしてパターンを破壊する結果になったとしています。同社はこれを、途中で位相位置を切り替える2段の成膜で解いています。
コンフォーマルな成膜にすれば解決しますか？
時間を払うことになります。KOKUSAI ELECTRICは、ALDが優れたステップカバレッジを与える一方でサイクリックなプロセスゆえにスループットが低くウェーハコストが増えるとしており、アスペクト比が高い溝ではガスの拡散に時間がかかって分子の移動に時間が律速となるとしています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- ボイドとは ── 継ぎ目が塞がりきって空孔になった終点の側です
- ステップカバレッジ（段差被覆性）とは ── 底と上の膜厚比を数値にした指標で、継ぎ目の出やすさを予告します
- インキュベーション時間とは ── 埋め込みの前に、膜が立ち上がるまでの遅れを追う側です
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- アルバック「位相差調整による，絶縁膜の埋め込み成膜技術」テクニカルジャーナルNo.85（2023年3月、2026年9月3日にリンク生存を実測、200）── 深さ240nmでアスペクト比1.0の試験パターン、端部の鋭角状の凹みと開口部の狭まり、位相差10度と60度でのシーム、90度と295度での良好な埋め込み、260度での最上端の目減り、2段成膜、Vppによる3領域の区分、成膜速度と面内分布の変化、装置と放電条件を裏づけています
- アルバック「半導体多層配線における成膜技術」テクニカルジャーナルNo.84（2021年4月、2026年9月3日にリンク生存を実測、200）── カバレッジ不良がめっき工程でボイドの要因となりエレクトロマイグレーションへ及ぶこと、空間磁場制御による指向性の改善、Cuリフローでのほぼ100%の埋込、トレンチ深さ220nmでアスペクト比2から10、トレンチ幅17nmでアスペクト比4.3へのCo膜厚2nmを裏づけています
- KOKUSAI ELECTRIC「IR Day 2024 Part2 テキスト版」（2026年9月3日にリンク生存を実測、200）── 高アスペクト比での拡散の時間律速、ALDのスループットとウェーハコストの課題、一度に50枚から100枚、3D NANDで64層を超えたところでの逆転を裏づけています
- 東京エレクトロン「新型枚葉成膜装置 Episode 1」ブログ（2026年9月3日にリンク生存を実測、200）── PVD方式では深いコンタクトの底へ膜をつけるのが至難であったことと、CVD方式で穴の底や構造体の周りへガスを行き渡らせる仕組みを裏づけています
- 日本半導体歴史館「ALD(原子層成膜)」展示ページ（2026年9月3日にリンク生存を実測、200）── LPCVDで供給が律速してアスペクト比が大きくなると底部が上部より薄くなる問題と、ALDによる三次元構造上の均一な成膜を裏づけています
- サムコ「CVD装置とは」半導体製造装置入門（2026年9月3日にリンク生存を実測、200）── プラズマを使うCVDが比較的低温で細い溝の中へ成膜できることと、対象にする膜厚が10nmから1000nm程度であることを裏づけています