HCI（ホットキャリア注入）とは

HCI（Hot Carrier Injection、ホットキャリア注入）とは、強い電界で加速されたキャリアがゲート絶縁膜へ飛び込み、トランジスタの特性を劣化させる現象です。 加速されて高いエネルギーを持った状態を「ホット」と呼びます。

定義・解説

MOSFETのチャネルでは、ソースからドレインへ向かってキャリアが流れます。このとき電界は、ドレインに近いほど強くなります。ルネサス エレクトロニクスの信頼性ハンドブックは、微細化が進む一方でシステム側の要求から電圧が比例縮小より高いところに留まるため、MOSFETではドレイン近傍の電界強度が上がってホットキャリア現象が起きると述べています。

同ハンドブックによれば、この高電界領域へ流れ込んだキャリアは電界に加速されて高いエネルギーを得ます。その一部が、基板とゲート酸化膜の間にある電位障壁を越えられるだけのエネルギーを持つに至ります。これがホットキャリアです。

飛び込んだ電荷が膜の中に捕獲されると空間電荷を作り、時間とともにしきい値電圧（Vth）と相互コンダクタンス（gm）を劣化させます。膜を通り抜けたぶんはゲート電流になり、基板へ流れる電流としても測れます。

劣化の起き方には向きがあります。ウィーン工科大学の公開教材は、キャリアがチャネルのドレイン端で最も高いエネルギーを得るため、界面準位の生成が局所的に起きるとしています。ゲート全体が一様に劣化するBTIに対し、HCIはチャネルの一端に偏った劣化になります。

ドレイン端で加速され、障壁を越えます

ドレインに近づくほど電界が強くなり、そこを通るキャリアが最も加速されます。注入の機構はDAHCとCHEの2つがあり、最も劣化する電圧条件も機構によって違います。

最悪条件は機構ごとに別です

加速試験では「いちばん劣化する条件」をかけます。ところがHCIでは、その条件が機構によって違います。

ルネサスのハンドブックは、主要な注入機構としてドレインアバランシェホットキャリア（DAHC）注入とチャネルホットエレクトロン（CHE）注入を挙げ、それぞれの最大劣化条件を示しています。DAHCはVg = 1/2 Vd、つまり基板電流が最大になる点です。CHEはVg = Vdです。

同じ素子に同じ電圧を印加しても、どちらの機構が支配的かによって最も厳しい条件が変わります。「最悪条件でストレスをかけた」と言うためには、どの機構を想定したのかまで示す必要があります。

寿命の式も2つ並んでいます。同ハンドブックは、基板電流を使う式（寿命が基板電流のm乗に反比例する形）とドレイン電圧を使う式（寿命がドレイン電圧の逆数の指数関数になる形）を挙げ、報告されている値としてmが3程度、指数の係数Bが100〜200だとしています。ドレイン電圧が高いほど劣化が大きいことも、実測の図として示されています。

温度の向きが、TDDBやBTIと逆です

TDDBもBTIも、温度を上げれば加速します。だから加速試験は高温でかけるのが基本です。

HCIは事情が違います。低温のほうが強く出るという性質が古くから知られてきました。arXivで全文公開されている低温での実測は、0.18µmバルクCMOSについて室温・77K・4.2Kで比較し、温度を下げるほどホットキャリア劣化が強くなることを示しています。格子振動が減り、キャリアが長い距離を加速されやすくなるためです。

ただしこの経験則は、そのままで通用する範囲が狭まりました。ルネサスのハンドブックは、先端デバイスでは電源電圧の低下によってインパクトイオン化のモードが変わったため、低温で劣化が加速するかは条件によると述べています。

HCIだけは、温度の向きが逆

TDDBやBTIは温度を上げれば加速しますが、HCIは温度を下げるほど強く出ることが知られてきました。加速試験の温度をどちらへ振るかは、この向きから決まります。

つまりHCIの加速試験では、温度をどちらへ振るかから考え直す必要があります。「高温で加速する」という信頼性試験の常識は、この現象では条件つきになります。

同じ回路の中で、劣化の種類はバイアス条件で決まります

HCIとBTIは別の現象ですが、同じトランジスタに同時に関わります。分けているのはバイアス条件です。

PMCで全文公開されている総説は、インバータの動作をバイアス条件ごとに分けています。ゲートに電圧がかかりドレイン電圧がゼロならBTI、ゲートにもドレインにも電圧がかかっていればHCI、ゲートがゼロでドレインだけに電圧がかかっていればオフ状態の劣化、という3通りです。

だから使い方が劣化の種類を決めます。待機している時間が長い回路ではBTIが、切り替えを繰り返す回路ではHCIが寿命を縮めます。同じチップでも、どのブロックがどう動くかで、寿命を決めている機構が変わります。

同総説は、HCIによる劣化がほぼそのまま積み上がるとも述べています。BTIにはストレスを外すと一部戻る成分がありますが、HCIで戻る成分はごくわずかです。動作のたびに進んだ分が、そのまま蓄積されていきます。

対策は構造と設計の両方から

ルネサスのハンドブックは、対策として先端LSIで使われるLDD（Lightly Doped Drain）構造を挙げています。ドレイン端の不純物濃度を下げて、電界の集中を緩和する構造です。原因が電界の集中である以上、集中そのものを減らすのが素直な手当てになります。

同ハンドブックはさらに、設計段階の対策も並べています。電界の強い回路ではMOSFETのチャネル長を伸ばすこと、そしてICの内部タイミングを最適化してホットキャリアの発生数そのものを減らすことです。

材料でも構造でもなく、回路の動かし方で劣化の量が変わります。HCIは、プロセスと設計の両側から寿命が決まる現象です。

関連するデータ・ツール

• 信頼性の工程ページ ── 工程分類と、この工程に接続している公開求人
• 装置カタログDB ── 公式製品ページ単位のメーカーと製品family

よくある質問（FAQ）

HCIとは何ですか？

強い電界で加速されたキャリアがゲート絶縁膜へ飛び込み、トランジスタの特性を劣化させる現象です。加速されて高いエネルギーを持った状態を「ホット」と呼びます。

どこで起きるのですか？

ドレインの近くです。ルネサスの信頼性ハンドブックは、MOSFETでドレイン近傍の電界強度が上がることでホットキャリア現象が起きると述べています。ウィーン工科大学の公開教材も、キャリアがチャネルのドレイン端で最も高いエネルギーを得るとしています。

何が劣化するのですか？

しきい値電圧と相互コンダクタンスです。同ハンドブックは、ゲート酸化膜へ注入されたホットキャリアが膜中に捕獲されると空間電荷を作り、時間とともにVthやgmを劣化させると述べています。

最も劣化する条件はありますか？

機構によって違います。同ハンドブックは、ドレインアバランシェホットキャリア注入の最大劣化条件をVg = 1/2 Vd、チャネルホットエレクトロン注入の最大劣化条件をVg = Vdとしています。どちらの機構が支配的かで最悪の電圧が変わります。

BTIとの違いは何ですか？

進む条件が違います。BTIはゲートに電圧をかけて保持している状態で進みますが、HCIは電流が流れてキャリアが加速されている状態で進みます。同じ回路でも、待機が長い使い方ではBTIが、切り替えが多い使い方ではHCIが寿命を縮めます。

温度を上げれば劣化は加速しますか？

TDDBやBTIとは温度の向きが逆で、HCIは低温ほど強く出るとされてきました。ルネサスのハンドブックは、先端デバイスでは電源電圧の低下によりインパクトイオン化のモードが変わったため、低温で劣化が加速するかは条件によると述べています。

対策はありますか？

構造と設計の両方にあります。同ハンドブックは、ドレイン端の電界集中を緩和するLDD構造を挙げ、あわせて電界の強い回路でチャネル長を伸ばすこと、内部タイミングの最適化でホットキャリアの発生数を減らすことを設計段階の対策として挙げています。

比較・違いを学ぶ

• BTI（バイアス温度不安定性）とは ── 電流を流さなくても進む側の劣化

関連用語

• BTI（バイアス温度不安定性）とは
• TDDB（経時絶縁破壊）とは
• MOSFETとは
• エレクトロマイグレーションとは

この用語を関連用語に挙げているページ

• サイドウォールスペーサとは

同じ分類「テスト・信頼性」の用語

• ESD（静電気放電）とは
• バーンインとは
• ラッチアップとは
• 加速試験とは
• 故障率とバスタブ曲線とは
• 信頼性試験とは

半導体用語集の「テスト・信頼性」へ戻る

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

• ルネサス エレクトロニクス「Semiconductor Reliability Handbook」公開PDF（2026年8月29日にリンク生存を実測、200）── ドレイン近傍の電界上昇とホットキャリアの発生、基板とゲート酸化膜の間の電位障壁を越えること、捕獲による空間電荷とVth・gmの劣化、DAHCの最大劣化条件Vg = 1/2 Vd とCHEの最大劣化条件Vg = Vd、寿命式のmが3程度・Bが100〜200、先端デバイスでは低温が劣化を加速するかが条件によること、LDD構造とチャネル長・内部タイミングによる設計対策
• 「Hot-carrier degradation at cryogenic temperatures」arXiv、全文公開（2026年8月29日にリンク生存を実測、200）── 0.18µmバルクCMOSを室温・77K・4.2Kで比較し、温度を下げるほどホットキャリア劣化が強くなること
• ウィーン工科大学 Institute for Microelectronics「Hot Carrier Degradation」公開教材（2026年8月29日にリンク生存を実測、200）── キャリアがチャネルのドレイン端で最も高いエネルギーを得ること、界面準位の生成が局所的であること
• 「Reliability of MOSFETs」arXiv 総説、全文公開（2026年8月29日にリンク生存を実測、200）── HCIがドレイン近傍でSi/SiO2障壁を越えて起きること、劣化がストレス時間のべき乗で進むこと
• 「Bias temperature instability and hot carrier degradation」PMC、オープンアクセス（2026年8月29日にリンク生存を実測、200）── インバータのバイアス条件でBTI・HCI・オフ状態劣化の3通りに分けられること、HCIの劣化がほぼそのまま積み上がること