ランダムドーパントゆらぎとは
ランダムドーパントゆらぎとは、チャネルに入った不純物原子の個数と位置が素子ごとに異なるために、しきい値電圧が1個ずつばらつく現象です。 ドーズも熱処理も揃えたのに、隣り合う素子の値が離れます。
NEDOが公開する成果報告「デバイス特性ばらつきモデリング技術の開発」は、MOSトランジスタのしきい値電圧ばらつきの主原因が、しきい値電圧を制御するためにチャネルへ添加した不純物の離散性であると報告されているとし、これをRDFと表記しています。同報告書は、この離散性を離散不純物分布とも呼び、3次元TCADに計算機能を組み込んでインパクトを検討したとしています。
レシピで揃うのは平均だけです。電子情報通信学会の知識ベースは、製造ばらつきをランダムばらつきとシステマティックばらつきに分類し、ランダムばらつきの要因として製造工程における不純物濃度分布などの不均一性を挙げ、不純物の個数がポアソン分布に従うと書いています。イオン注入のドーズ均一性を面内で追い込んでも、1つのチャネルに入る個数は確率のまま分布します。
何を測ると、ゆらぎが数値になるのか
Section titled “何を測ると、ゆらぎが数値になるのか”測るのはペルグロムプロットの傾きです。産総研は、不純物統計ばらつきのようなランダムな事象がしきい値電圧ばらつきを起こす場合、しきい値電圧の標準偏差がゲート面積の平方根の逆数に比例することが知られているとし、横軸を面積の平方根の逆数、縦軸を標準偏差にとって、その傾きを特性ばらつきの強さの指標に使うとしています。同研究所の記述です。
母数の取り方が結果を動かします。NEDOの報告書は、チャネル寸法を大きく変えたTEGを使い、ゲート幅とゲート長がともに4マイクロメートルの素子について約5000個のしきい値電圧を測り、ウェーハの位置順に整列させています。同報告書は、曲線の幅がランダム成分、曲線のうねりがシステマティック成分によるものだとし、チップ内の約100素子を平均したウェーハマップから距離依存の成分を抽出しています。2つの成分は、同じ生データの切り口を変えて分離します。
どちらが支配的かは桁で決まります。同報告書のペルグロムの式は、パラメータ差の分散を、チャネル面積に反比例するランダム項と、素子間距離の二乗に比例する距離依存項の和としています。同報告書は、面積の平方根が0.1マイクロメートル、距離が1マイクロメートルという典型的な条件で前者が後者の10の11乗倍大きく、面積の平方根が100マイクロメートル、距離が100マイクロメートルでも10倍大きいとし、多くの場合はランダム項だけで良い近似が得られるとしています。最先端寸法では、距離の項は桁の下へ沈みます。
規格化には竹内プロットを使います。NEDOの報告書は、竹内プロットが、設定しきい値電圧とゲート絶縁膜厚の異なるMOSFETでも同じ直線上に載るようペルグロムプロットを規格化したものだとし、製造条件の異なる複数のウェーハのデータがほぼ同一直線上に載ることを実測したとしています。同報告書は、離散不純物ばらつきが原因の場合にその傾きBVTが計算で約1.5になるとしたうえで、実測ではNMOSが2.7、PMOSが1.7であり、PMOSがRDFで決まると仮定して二乗の差を取るとNMOSに約2.1の別要因が算出されるとしています。同報告書の試作品での値です。
暴れると、現場で何が起きるのか
Section titled “暴れると、現場で何が起きるのか”オフ電流への出方が非対称です。産総研は、オフ電流としきい値電圧の関係が指数の形をとるため、しきい値の側のばらつきがオフ電流では指数の幅へ化けるとし、理想的な特性であれば60ミリボルトのしきい値電圧ばらつきによってオフ電流が10分の1から10倍の間で変動するとしています。同研究所の記述です。分布の裾に落ちた数個の素子が、チップ全体の待機時消費電力を押し上げます。
速度は最悪値で決まります。同研究所は、集積回路の動作速度が回路を構成する最もオン電流の低いトランジスタで制限されるとし、微細化を進めたにもかかわらず動作速度が頭打ちのまま消費電力が増加するという深刻な問題が発生すると述べています。平均が良くなっても、製品の速度は裾で決まります。
最初に苦しくなるのはSRAMです。同研究所は、システムLSIやマイクロプロセッサの50パーセント以上の面積をSRAMが占めており、そこには最小寸法の素子が並ぶため、特性ばらつきをまともに受けるとしています。面積で平均される量なので、最小寸法を最も多く使う回路が先に音を上げます。
どのつまみで動くのか
Section titled “どのつまみで動くのか”チャネル濃度が第一のつまみです。NEDOの報告書は、3次元シミュレーションで、しきい値電圧の標準偏差が基板濃度の0.25乗から0.4乗に比例するという過去の結果とおおよそ一致したとしています。同報告書の計算条件は、実効的なゲート酸化膜厚3ナノメートル、仕事関数4電子ボルト、接合深さ7ナノメートル、素子あたり200サンプルです。濃度を下げるとばらつきは下がり、下げた分だけ短チャネル効果を抑える仕事が別の工程へ移ります。
ハロー注入は両刃です。同報告書は、チャネル長が長い場合にハローが分離して本来のチャネル領域が出現し、チャネル不純物分布がチャネル長方向に不均一になるとし、これが分布の均一な場合よりBVTを大きくすると述べています。短チャネル効果を抑えるために入れたものが、濃度の不均一を作ってばらつきを増やします。
エクステンションのドーズも同じ場所へ届きます。同報告書は、エクステンションのドーズ量を半分に減らすとBVTが標準条件より大きくなるとし、ドーズを半減させるとハロー濃度が高くなって不純物濃度の不均一性が大きくなることと対応していると述べています。寄生抵抗を下げるつもりでドーズを触ると、ばらつきの側へ跳ね返ります。
膜厚は、ランダム成分と面内成分で向きが異なります。産総研は、ゲート絶縁膜を薄くしていくほど、しきい値電圧ばらつきの寄与分が小さくなるとしています。一方でNEDOの報告書は、しきい値電圧のシステマティック成分がゲート酸化膜のばらつきに起因すると考えられるとし、大きなMOSキャパシタのC-V測定から得た膜厚勾配が約0.05パーセント毎ミリメートルで、抽出した距離依存係数とほぼ対応することを明らかにしたとしています。薄くするとランダム分は下がり、面内勾配はそのまま生き続けます。
面積は最後のつまみです。同報告書のペルグロムの式では、ランダム成分がチャネル面積に反比例します。ばらつきを半分にするには面積を4倍にする勘定で、式そのものが面積との取引になっています。
抑えにいくと、主な要因が仕事関数のばらつきへ移ります
Section titled “抑えにいくと、主な要因が仕事関数のばらつきへ移ります”チャネルの不純物を減らす方向へ進むと、次の原因が先頭へ来ます。産総研は、22ナノメートル世代以降に導入が始まったFinFETでは特性ばらつきの主な要因がゲート電極の仕事関数のばらつきであるとし、一般に用いられる多結晶の金属ゲート電極では個々の結晶粒界ごとに仕事関数がばらつくため、しきい値電圧にばらつきが発生すると述べています。同研究所は、多結晶の窒化チタンに代えて非晶質の窒化タンタルシリコンを電極に使い、報告されているフィンFETの値のうち最小となる1.34ミリボルト・マイクロメートルを得たとしています。2012年に発表した試作結果です。
もう1つ、加工の側から入る成分があります。同研究所は、ゲート長80ナノメートル、フィン厚さ25ナノメートルのフィンFET48素子を測定し、しきい値電圧ばらつきを揃えてもなお相互コンダクタンスばらつきによってオン電流ばらつきが発生するとしています。同研究所は、通常のドライエッチングによるフィン加工ではレジストの凹凸を反映して側面に凹凸が生じ、プラズマによるダメージや欠陥電荷も生じるとし、これらが散乱体として働いて移動度をばらつかせると述べています。ラインエッジラフネスの話と、ばらつきの話は同じ場所で合流します。
設計側は、何を差し出しているのか
Section titled “設計側は、何を差し出しているのか”設計は、工程を出たあとのばらつきをマージンで買っています。NEC技報は、しきい値電圧の制御用にゲート直下へ打ち込む不純物のゆらぎと、露光やエッチングから来るゲート長のゆらぎの2つを挙げ、これらからしきい値電圧とドレイン電流がランダムに散るとし、統計SPICEモデルとモンテカルロシミュレーションで影響を予測すると述べています。同社の取り組みです。
差し出しているのは性能です。同社は、レイアウト依存性による特性変動をシミュレーションで再現する環境を構築した結果、これを設計マージンとして持つ必要がなくなり、ガードバンド幅を約半分に削減してLSIの性能を最大20パーセント程度高められるとしています。予測の外へこぼれたばらつきは、そのままガードバンドとして性能から引かれます。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ランダムドーパントゆらぎとは何ですか？
チャネルに入った不純物原子の個数と位置が素子ごとに異なるため、しきい値電圧が1個ずつばらつく現象です。NEDOの成果報告書は、MOSトランジスタのしきい値電圧ばらつきの主原因が、しきい値電圧を制御するためにチャネルへ添加した不純物の離散性であると報告されているとし、これをRDFと表記しています。
ドーズを面内で揃えると収まりますか？
そのまま出続けます。電子情報通信学会の知識ベースは、ランダムばらつきの要因に不純物濃度分布などの不均一性を挙げ、不純物の個数がポアソン分布に従うと書いています。レシピで揃うのは平均であり、1つのチャネルに入る個数は確率のまま分布します。
ばらつきの強さは何で比べますか？
ペルグロムプロットの傾きです。産総研は、ランダムな事象がしきい値電圧ばらつきを起こす場合にしきい値電圧の標準偏差がゲート面積の平方根の逆数に比例するとし、横軸を面積の平方根の逆数、縦軸を標準偏差にとったときの傾きをばらつきの強さの指標に使うとしています。
素子を大きくするとばらつきは減りますか？
減ります。NEDOの報告書が挙げるペルグロムの式では、ランダム成分の分散がチャネル面積に反比例し、面積の増大とともに平均化の効果が働きます。減った分だけ面積を差し出す取引になります。
しきい値電圧ばらつきは全部がRDFですか？
別の原因も乗ります。NEDOの報告書は、竹内プロットで規格化した指標BVTが、離散不純物ばらつきだけで決まる場合の計算で約1.5になるのに対し、実測はNMOSで2.7、PMOSで1.7だとしています。PMOSがRDFで決まると仮定して二乗の差を取ると、NMOSにはRDFと同程度の別の原因が約2.1として算出されます。
FinFETになっても、ばらつきの主な要因はRDFのままですか？
仕事関数のばらつきへ移ります。産総研は、22nm世代以降に導入が始まったフィンFETでは特性ばらつきの主な要因がゲート電極の仕事関数のばらつきであるとし、多結晶の金属ゲートでは結晶粒界ごとに仕事関数がばらつくと述べています。
回路の側はどう吸収していますか？
モンテカルロシミュレーションとガードバンドです。NEC技報は、ゲート下の不純物のランダムなゆらぎと、露光やエッチングによるゲート長のランダムなゆらぎを要因に挙げ、統計SPICEモデルとモンテカルロシミュレーションで影響を予測すると述べています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- ハロー注入とは ── 短チャネル効果を抑える代わりに、濃度の不均一を持ち込む工程
- ラインエッジラフネスとは ── 同じ素子のばらつきを、寸法の側から測る量
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- NEDO「デバイス特性ばらつきモデリング技術の開発」（2026年9月3日にリンク生存を実測、200）── RDFの意味と離散不純物分布、竹内プロットとBVTの計算値および実測値、ペルグロムの式におけるランダム項と距離依存項の桁比較、基板濃度依存性と3次元計算の条件、ハローとエクステンションのドーズがBVTへ与える影響、ゲート絶縁膜厚の面内勾配
- 産総研「特性ばらつきが世界最小のフィンFETを実現」（2026年9月3日にリンク生存を実測、200）── オフ電流の指数関数的な拡大と60ミリボルトの例、動作速度が最もオン電流の低い素子で制限されること、SRAMの面積比率、フィンFETでの仕事関数ばらつきと非晶質金属ゲートによる1.34ミリボルト・マイクロメートル
- 産総研「トランジスタの特性ばらつきの主要因を解明」（2026年9月3日にリンク生存を実測、200）── ペルグロムプロットの意味、ゲート長80ナノメートルのフィンFET48素子の測定、相互コンダクタンスばらつきと移動度ばらつき、エッチング面の凹凸とダメージが散乱体になること
- NEC技報 Vol.62 No.1「ナノメータ世代のばらつき考慮設計」（2026年9月3日にリンク生存を実測、200）── ランダムばらつきの要因の分類、統計SPICEモデルとモンテカルロシミュレーション、ガードバンド幅の削減と性能向上の見積り
- 電子情報通信学会 知識ベース「集積回路設計」（2026年9月3日にリンク生存を実測、200）── 製造ばらつきのランダム成分とシステマティック成分の分類、不純物の個数がポアソン分布に従うこと、TEGによる統計モデルの作り方