3D NAND（BiCS FLASH）とは

3D NANDとは、セルを縦方向に積み重ねたフラッシュメモリです。 キオクシアは公式ページで、BiCS FLASHを三次元の垂直フラッシュメモリセル構造とし、この構造によって2D（平面）フラッシュメモリの容量を超えられると述べています。

定義・解説

平面のフラッシュメモリは、セルを小さくすることで容量を増やしてきました。ところがこの道には終わりがあります。セルが小さくなるほど蓄えられる電荷の量が減り、1個の電荷が抜けただけで状態が変わりかねません。隣のセルとの距離も縮み、互いの電荷が干渉します。

3D NANDは、伸ばす方向を変えます。1つのセルの寸法を無理に詰めるかわりに、同じ寸法のセルを縦へ積みます。床面積あたりの容量は積んだ段数の分だけ増え、セル1個の余裕は保たれます。

キオクシアは公式ページで、2007年に3Dフラッシュメモリ技術の開発を先導したと述べ、BiCS FLASHを三次元の垂直フラッシュメモリセル構造として、2D（平面）フラッシュメモリの容量を超えられるとしています。

詰めるかわりに、積む

平面はセルを小さくして数を稼ぐため、電荷の余裕と隣との距離を失います。3Dは寸法を保ったまま縦へ積みます。かわりに、深い穴を上から下まで同じ形で開ける工程の負担を引き受けます。

段数を増やせば容量は増えますが、負担は工程側へ移ります。積層した膜を貫いて、上から下まで同じ形の穴を開ける必要があるためです。段数が増えるほど穴は深くなり、アスペクト比が上がります。

段数の競争は、穴を深くまっすぐ開ける競争になります

段数が増えるほど穴は深くなり、アスペクト比が上がります。途中で細くなればその深さのセルが狙った特性から外れ、曲がれば隣の穴と干渉するため、積層数の競争はそのまま加工の競争になります。

途中で細くなれば、その深さのセルは狙った特性から外れます。曲がれば隣の穴と干渉します。深い穴を垂直に保つ技術としてDRIEのような手法が要るのは、この寸法の要求からです。積層数の競争は、そのまま加工の競争になっています。

キオクシアは公式ページで、技術項目として CMOS directly Bonded to Array（CBA）を挙げています。メモリのアレイと、それを制御するCMOS回路を別々に作ってから直接接合する方式です。

分ける理由は、作り方の要求が食い違うためです。メモリのアレイは深い穴を開ける工程を通り、高い温度もかかります。一方でCMOS回路は、そうした条件を避けたい側にあります。同じ基板の上で順に作れば、後から来る工程の条件が先に作った側へ影響します。

別々に作ってから貼り合わせれば、それぞれに適した条件を選べます。接合の技術としては、ハイブリッドボンディングのように誘電体と金属を同時に直接つなぐ手法が使われます。3D NANDの進化が、積層の工程だけでなく接合の工程にも支えられているのはこのためです。

3D NANDとは何ですか？

セルを縦方向に積み重ねたフラッシュメモリです。キオクシアは公式ページで、BiCS FLASHを三次元の垂直フラッシュメモリセル構造とし、この構造によって2D（平面）フラッシュメモリの容量を超えられると述べています。

なぜ縦に積むのですか？

平面での微細化が限界に近づいたためです。セルを小さくするほど蓄えられる電荷が減り、隣のセルとの干渉も強まります。縦へ伸ばせば、1つあたりの寸法を保ったまま容量を増やせます。

いつから開発されていますか？

キオクシアは公式ページで、2007年に3Dフラッシュメモリ技術の開発を先導したと述べています。同社は1987年に世界初のNAND型フラッシュメモリを発明したとも記しています。

積層数が増えると何が難しくなりますか？

深い穴を垂直に、上から下まで同じ形で開ける必要があります。積むほど穴は深くなり、アスペクト比が上がります。途中で細くなったり曲がったりすれば、その段のセルが使えなくなります。

CBAとは何ですか？

キオクシアが公式ページで技術項目として挙げている CMOS directly Bonded to Array（CBA）です。メモリのアレイと、それを制御するCMOS回路を別々に作ってから直接接合する方式を指します。

なぜCMOSを別に作るのですか？

作り方の要求が違うためです。メモリのアレイは深い穴を開ける高温の工程を通りますが、CMOS回路はその条件を避けたい側です。別々に作ってから貼り合わせれば、それぞれに適した条件で作れます。

この記事の事実は次の一次資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。