UCIeとは

UCIeとは、チップレット同士をパッケージの中でつなぐための、共通の口を決めたオープンな業界標準です。 NEDOの事業原簿は、Universal Chiplet Interconnect Expressの略で、パッケージ内で複数のチップをつなぐための標準規格だと記しています。

定義・解説

チップレットの値打ちは、分けた先にあります。分けた部品を、どこからでも調達できるようになる点です。

演算は最先端で作られたものを、入出力は成熟したプロセスのものを、別々の会社から買ってきて1つのパッケージに組みます。そこまで行けば、チップの作り方は部品の組み合わせに近づきます。

この買ってきて組む形が成り立つには、口が揃っていることが前提です。A社のチップレットとB社のチップレットで会話が通じる条件は、信号の並べ方と電気的な約束が揃っていることです。隣り合わせに実装しただけの状態では、その2つは各社ごとにバラバラのままです。

UCIe Consortiumの発足時の公式プレスリリースは、UCIe 1.0を、物理層・プロトコルスタック・ソフトウェアモデル・準拠試験を含む完全に標準化されたダイ間のつなぎ方だとしています。同リリースは、エンドユーザーが複数ベンダの生態系からチップレット部品を容易に mix and match できるようにするものだとも述べています。

口が揃った相手とだけ、隣り合って話せます

形も並びも約束も各社で揃ったときにだけ、隣り合わせのチップレットどうしで会話が通じます。共通の口を1つに定めることで、複数の会社のチップレットから選んで組めるようになります。

既存のPCI ExpressとCXLを土台にしています

UCIeは、既にあるものを流用しています。

UCIe Consortiumの公式サイトは、ダイ間I/Oの物理層、ダイ間プロトコル、ソフトウェアスタックが、確立されたPCI Express（PCIe）とCompute Express Link（CXL）の業界標準を活用していると述べています。

まったく新しい約束事をゼロから作れば、対応する設計資産も検証環境も一から揃えることになります。既存の標準の上に載せれば、その蓄積を持ち込めます。新しい標準を普及させるときは、既存のどこに接ぐかが速度を決めます。その判断がここに表れています。

発足と、広がり方

規格そのものより、どれだけの会社が乗っているかが標準の価値を決めます。

公式プレスリリースによれば、UCIeは2022年3月2日に、ASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCの10社によって発足が発表されました。ファウンドリ、後工程、CPU/GPU、クラウド事業者が最初から並んでいる構成です。

その後の広がりも公表されています。UCIe 3.0の公式プレスリリースは、同団体が150社を超える会員企業を代表しているとしています。

速度も世代ごとに上がっています。同リリースは、UCIe 3.0が UCIe-S と UCIe-A について48/64 GT/sの速度を提供し、UCIe 2.0の32 GT/sの帯域を倍にすると述べています。あわせて、サイドバンドチャネルが最大100mmまで拡張され、より柔軟なSiPの構成に対応するとしています。

規格の値打ちは、乗った会社の数に表れます

発足時の10社から、UCIe 3.0の公表時点では150社を超える規模へ広がっています。同じ世代で速度も倍になりました。標準の値打ちは、仕様の中身だけでなく、同じ口を使うと決めた会社がどれだけ増えたかにも表れます。

NEDOの事業原簿も、世界的に見れば大手10企業がUCIeという団体を組織して規格の策定を開始しており、この規格との関係を明確にする必要があると記しています。

仕様書そのものは、申請して入手します

UCIeの公式サイトのSpecificationsページは、仕様書を申請により提供するとしています。

したがって本記事は、公式サイトの記載とプレスリリースという、誰でも読める範囲で書いています。レーン数やバンプピッチといった仕様の細部は、申請して入手する仕様書の側にあります。

関連するデータ・ツール

• 後工程・パッケージングの工程ページ ── 工程分類と、この工程に接続している公開求人
• 装置カタログDB ── 公式製品ページ単位のメーカーと製品family

よくある質問（FAQ）

UCIeとは何ですか？

NEDOの事業原簿は、UCIeをUniversal Chiplet Interconnect Expressの略とし、パッケージ内で複数のチップをつなぐための標準規格と記しています。

なぜ標準が要るのですか？

別々の会社が作ったチップレットを組み合わせるには、つなぎ方が揃っている必要があるためです。UCIe Consortiumの公式プレスリリースは、この規格の目的を、複数ベンダの生態系からチップレット部品を容易にmix and matchできるようにすることだとしています。

何を決めているのですか？

同プレスリリースは、UCIe 1.0が物理層・プロトコルスタック・ソフトウェアモデル・準拠試験を含む、完全に標準化されたダイ間のつなぎ方を提供するものだと述べています。

一から作った規格なのですか？

既存の標準を活用しています。公式サイトは、ダイ間I/Oの物理層、ダイ間プロトコル、ソフトウェアスタックが、確立されたPCI ExpressとCompute Express Link（CXL）の業界標準を活用していると述べています。

いつ、誰が始めたのですか？

公式プレスリリースによれば、2022年3月2日にASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCの10社が発足を発表しました。

いまはどの世代ですか？

UCIe 3.0の公式プレスリリースは、この仕様がUCIe-SとUCIe-Aについて48/64 GT/sの速度を提供し、UCIe 2.0の32 GT/sの帯域を倍にすると述べています。あわせてサイドバンドチャネルが最大100mmまで拡張されたとしています。

仕様書は誰でも読めますか？

入手には申請が要ります。公式サイトのSpecificationsページは、仕様書を申請により提供するとしています。

比較・違いを学ぶ

• チップレットとは ── この標準が支えている方式

関連用語

• チップレットとは
• インターポーザとは
• 先進パッケージングとは
• システムLSI（SoC）とは

同じ分類「後工程・先進パッケージング」の用語（11語のうち8語）

• BGA（ボールグリッドアレイ）とは
• TSV（シリコン貫通電極）とは
• アンダーフィルとは
• ウェハ薄化（バックグラインド）とは
• ダイシングとは
• ダイボンディング（ダイアタッチ）とは
• ハイブリッドボンディングとは
• ファンアウトパッケージとは

半導体用語集の「後工程・先進パッケージング」へ戻る

出典

この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。

• UCIe Consortium 発足時の公式プレスリリース（2026年8月29日にリンク生存を実測、200）── 2022年3月2日にASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCの10社が発足を発表したこと、UCIe 1.0が物理層・プロトコルスタック・ソフトウェアモデル・準拠試験を含む完全に標準化されたダイ間のつなぎ方であること、複数ベンダの生態系からチップレット部品を容易にmix and matchできるようにすること
• UCIe Consortium「UCIe 3.0 Specification」公式プレスリリース（2026年8月29日にリンク生存を実測、200）── UCIe-SとUCIe-Aについて48/64 GT/sの速度を提供しUCIe 2.0の32 GT/sの帯域を倍にすること、サイドバンドチャネルが最大100mmまで拡張されたこと、150社を超える会員企業を代表していること
• UCIe Consortium 公式サイト「Specifications」（2026年8月29日にリンク生存を実測、200）── ダイ間I/Oの物理層・ダイ間プロトコル・ソフトウェアスタックがPCI ExpressとCompute Express Link（CXL）の業界標準を活用していること、仕様書が申請により入手可能であること
• NEDO「チップレット設計基盤構築に向けた技術開発事業」事業原簿【公開版】（2026年8月29日にリンク生存を実測、200）── UCIeがパッケージ内で複数のチップをつなぐための標準規格であること、大手10企業がUCIeという団体を組織して規格の策定を開始しており、この規格との関係を明確にする必要があるという記述