ファンアウトパッケージとは
ファンアウトとは、半導体チップの外側まで端子を広げることです。 日本半導体製造装置協会（SEAJ）の用語集はこのように記しています。アルバックの公式ページは、これをチップに対して扇状に配線を広げた構造と表現しています。
BGAの記事で見たとおり、端子を配置できる数は面積で決まります。ここで問題になるのは、その面積をどこから取るかです。
チップの真上だけを使う方式では、配置できる端子の数がチップの大きさで頭打ちになります。チップを小さく作るほど、外とやりとりできる本数が減っていきます。性能を上げるためにチップを小さく作ったのに、そのせいで端子が足りなくなる ── という向きの衝突が起きます。
ファンアウトは、この上限を外します。チップの外側まではみ出して端子を配置する、という単純な解決です。パッケージはチップより大きくなりますが、そのぶん端子を配置する場所が増えます。
面積の関係が、名前を分けます
Section titled “面積の関係が、名前を分けます”パッケージとチップの面積の関係は、名前の付け方にも表れます。
SEAJの用語集は、CSP（Chip Scale Package／Chip Size Package）を、ダイに対して完成したパッケージの大きさが1.2倍（120%）以下の面積となる場合に用いられる名称としています。チップとほぼ同じ大きさに収める、という方向です。
いっぽう同用語集は、FOWLP（Fan Out Wafer Level Package）について、パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げること（fan out）ができると記しています。
片方は小さく収めることを目指し、もう片方はあえて広げます。選ぶ基準は、端子の数と実装面積のどちらを優先するかです。
作り方が変わっています
Section titled “作り方が変わっています”この技術のいちばんの特徴は、どこの技術で作るかにあります。
SEAJの同用語集は、FOWLPを、半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウェーハレベルパッケージ」の一種としています。
従来、パッケージの配線は基板を作る技術で引かれてきました。ファンアウトでは、その配線をチップを作る技術で引きます。再配線層（RDL）をウェーハの段階で形成し、そのあとで個々のパッケージへ切り分けます。
アルバックの公式ページも、RDL（再配線層）をチップと外部取り出し部までの配線層と記し、ファンアウトパッケージ向けの工程としてフォトリソグラフィやプラズマ処理を挙げています。前工程で使われてきた技術が、そのままパッケージの側で使われている構図です。
前工程・後工程の区切りが動いていると言われるのは、こうした変化を指しています。
ウェーハから、パネルへ
Section titled “ウェーハから、パネルへ”一括で作るという考え方は、さらに広がっています。
SEAJの用語集は、FOPLP（Fan-Out Panel Level Packaging）を、FOWLPの一括製造の考え方を、ウェーハよりも大きなパネル（パネル状の基板）に適用したパネルレベルのパッケージング技術だとしています。そして、パネルにはプリント基板あるいはガラス基板を使い、ガラス基板は液晶パネル製造用基板を想定していると記しています。
円いウェーハでは、四角いパッケージを敷き詰めると縁が余ります。四角いパネルなら、その無駄が減ります。同じ考え方を、より大きくて四角い土台へ移すという発想です。
なお歴史も公開されています。同用語集は、eWLB（embedded Wafer Level BGA）を、独Infineon Technologies社が2006年に開発したFOWLP技術と記述しています。2006年から数えると、この分野にも20年近い蓄積があります。
関連するデータ・ツール
Section titled “関連するデータ・ツール”- 後工程・パッケージングの工程ページ ── 工程分類と、この工程に接続している公開求人
- 装置カタログDB ── 公式製品ページ単位のメーカーと製品family
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ファンアウトとは何ですか？
SEAJの用語集は、ファンアウトを、半導体チップの外側まで端子を広げることとしています。アルバックの公式ページは、これをチップに対して扇状に配線を広げた構造と書いています。
なぜ外側へ広げるのですか？
チップの面積で足りる端子数に上限があるためです。チップの真上に収める方式では、配置できる端子の数がチップの大きさで頭打ちになります。
FOWLPとは何ですか？
SEAJの用語集は、FOWLPを、半導体チップとプリント配線基板の間をつなぐ再配線層を半導体工程を使って作るウェーハレベルパッケージの一種とし、パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げることができるものだと記しています。
何が新しいのですか？
作り方です。同用語集の記述にあるとおり、再配線層を半導体工程で作ります。パッケージの配線を、基板を作る技術からチップを作る技術へ移して引くことになります。
CSPとの差はどこにありますか？
面積の関係が逆です。同用語集は、CSPをダイに対して完成したパッケージの大きさが1.2倍（120%）以下の面積となる場合の名称としています。ファンアウトはパッケージ面積がチップ面積より大きくなります。
いつからある技術ですか？
同用語集は、eWLB（embedded Wafer Level BGA）を、独Infineon Technologies社が2006年に開発したFOWLP技術と記述しています。
FOPLPとは何ですか？
同用語集は、FOPLPをFOWLPの一括製造の考え方をウェーハよりも大きなパネルに適用したパネルレベルのパッケージング技術とし、パネルにはプリント基板あるいはガラス基板を使うと記しています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 再配線層（RDL）とは ── ファンアウトを成り立たせている配線層
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- 日本半導体製造装置協会（SEAJ）「用語集（組立関連）」（2026年8月29日にリンク生存を実測、200）── ファンアウトが「半導体チップの外側まで端子を広げること」であること、FOWLPが半導体チップとプリント配線基板の間をつなぐ再配線層を半導体工程で作るウェーハレベルパッケージの一種でパッケージ面積がチップ面積より大きいこと、CSPがダイに対して完成パッケージが1.2倍（120%）以下の面積となる場合の名称であること、eWLBが独Infineon Technologies社が2006年に開発したFOWLP技術であること、FOPLPがFOWLPの一括製造の考え方をウェーハより大きなパネルへ適用したものでパネルにプリント基板あるいはガラス基板を使うこと
- アルバック「ファンアウトパッケージ向けプロセス」公式技術ページ（2026年8月29日にリンク生存を実測、200）── Fan-Outが「チップに対して扇状に配線を広げた構造」であること、RDL（再配線層）が「チップと外部取り出し部までの配線層」であること