インナースペーサとは
インナースペーサとは、ナノシートGAAで犠牲層のSiGeを横方向へ数nm後退させ、そのくぼみに詰めた誘電体で、ゲートとソース・ドレインを内側から隔てる膜です。
GAAのナノシートは、SiとSiGeを交互に積んだ膜から作ります。最後にSiGeだけを抜いてSiを浮かせ、その周囲をゲートで囲みます。SiGeが抜けた跡の隙間にはゲート金属が入りますから、そのままではゲートがソース・ドレインのエピ層と直に向かい合います。
産業技術総合研究所 先端半導体研究センターの八木下淳史氏がTIAの公開セミナーで示したプロセスフロー資料は、インナースペーサを作る理由を2つ挙げています。1つはゲートとソース・ドレインの間の寄生容量の低減です。もう1つは、チャネルリリース時のSiGeエッチで、PMOSのソース・ドレインのSiGeを守るエッチストッパーとしての役です。2024年7月のセミナー資料での記述です。
1枚の膜が、容量を下げる役と、後工程のエッチからソース・ドレインを守る役を兼ねます。
imecは公開技術記事で、この工程をFinFETと異なる4つの主要工程の1つに数え、ゲートをソース・ドレインから隔てて容量を下げる追加の誘電体だとしたうえで、ナノシートのプロセスフローの中で最も複雑なプロセスモジュールにあたるとし、高いエッチ選択比と精密な横方向エッチの制御を要するとしています。選択比は、狙う材料と下地材料のエッチ速度の比です。
作り方は4手です
Section titled “作り方は4手です”産総研の資料が示す順序は次の通りです。まずソース・ドレイン領域のフィンをエッチバックし、Si/SiGe積層の切り口を露出させます。次にゲート側壁の下で、積層の横方向にくぼみを作ります。ここではSiGeだけが横へ後退します。続いてインナースペーサ膜を全面に堆積し、最後に全面をエッチバックして、くぼみの中だけに膜を残します。
サイドウォールスペーサと同じで、削り残しを寸法として使う考え方です。異なるのは、削る方向が横向きで、膜が残る場所が積層の内側だという点です。
深さの窓は 5nm 未満です
Section titled “深さの窓は 5nm 未満です”復旦大学マイクロエレクトロニクス学院のグループが2024年に公開した論文は、インナースペーサの深さと形状がデバイス性能を左右する2つの基準だとしたうえで、深さが小さいとゲートとソース・ドレインの間の寄生容量が高くなりAC特性を落とすこと、大きいとエクステンション抵抗が高くなり短チャネル特性も悪化することを挙げています。ここでいうエクステンションはソース・ドレインエクステンションです。
同論文は、最適な深さが一般に5nm未満と考えられているため、インナースペーサ用のエッチではエッチ選択比よりもエッチレートのほうが前に立つとしています。チャネルリリースのほうは逆で、SiGeを完全に除去するために高い選択比が前に立ちます。同じSiGeを削る工程でも、求める性質が反対を向きます。
どのエッチを選ぶか
Section titled “どのエッチを選ぶか”同論文は、SiGeをSiに対して選択的に削る手段を挙げ、それぞれの落とし穴も添えています。
ガス状HClの熱ドライエッチは600〜760℃を要し、余分なサーマルバジェットを持ち込みます。RIEから発達したプラズマドライエッチは、Siナノシート表面にプラズマダメージを与え、電気特性を大きく劣化させます。チャージングダメージと同じ系統の問題です。ウェットエッチは、毛細管力でナノシートが倒れる恐れを伴い、SiGeのエッチ前面が三日月形になるため、くぼみのエッチでは物理的な分離が甘くなります。
残るのがリモートプラズマ源を使う純化学エッチです。中性の活性種だけで削るため等方性で、横方向のくぼみに使えます。ただし同論文は、CF4系の報告が最良でも選択比60程度にとどまり、しかも上から下へ削れ方が偏る性質を持つため、インナースペーサ用としては退けています。
つまみと、実際に出た値
Section titled “つまみと、実際に出た値”同論文が提案しているのは、リモートO2/Arプラズマによる酸化ステップと、リモートNF3/Arプラズマによるエッチステップを交互に繰り返すサイクリック方式です。200mmチャンバ、室温という条件で、熱バジェットの追加を避けています。
酸化ステップを挟むと、Si・SiN・SiGeの表面に酸化層が育って後続のエッチが抑えられるため、直接エッチに比べてレートは下がり、選択比は上がります。ALEやALDと同じ、表面を作り替えてから削る組み立て方です。
振ったつまみは、NF3流量、Ar流量、チャンバ圧力、RPS電力の4つです。NF3流量を上げると、SiGeのエッチレートとSiGe対Siの選択比は上がり、SiGe対SiNの選択比は下がります。インナースペーサ膜はSiN系ですから、この向きの逆転がそのままレシピ選びへ返ってきます。
同論文が報告している値です。いずれも同グループの試作条件での結果になります。
- くぼみのエッチに使ったレシピ1（NF3/Ar = 10/800 sccm、RPS 2000W）は、1サイクルあたり0.98nmのSiGeエッチレートを示しました。
- そのレシピで、層間のくぼみ深さのばらつきは5±0.3nmに収まり、SiGeのエッチ前面はほぼ矩形（形状指標0.84）、Siの損失は片側0.44nmでした。
- チャネルリリースに使ったレシピ4（NF3/Ar = 30/300 sccm、RPS 2300W）は、幅30nmから80nmまでの複数幅のナノシートを、Siの損失を抑えてリリースしています。
- パターンのあるウェーハでは選択比が下がります。レシピ2の5サイクルでSi損失0.47nm・選択比29.5、レシピ4の2サイクルでSi損失0.52nm・選択比41.5となり、いずれもブランケットウェーハでの値を大きく下回りました。
- 膜の全面エッチバックにはNF3/O2/Arを使います。O2/NF3比を上げるとSiN対Siの選択比は急に上がり、1.0まで来ると頭打ちになって、SiN表面のラフネスが急に増えます。最適はO2/NF3 = 0.5で、選択比5.4、ラフネス0.19nmでした。
ブランケットとパターン付きで選択比が2倍近く開く点は、レシピを実デバイスへ移すときにそのまま響きます。断面はTEMで測ることになります。
装置と、国内の試作環境
Section titled “装置と、国内の試作環境”東京エレクトロンはCertasシリーズの製品ページで、洗浄液を用いずに削るハイスループット型のガスケミカルエッチング装置だとしています。プラズマを使わずに削る点、各種酸化膜エッチでのユニークな選択比、ハイアスペクトな3次元構造の選択エッチング、そして高精細なリセスへの対応を挙げています。リセスは、目標の層だけを一定量だけ後退させる工程です。
産総研は2025年11月のプレスリリースで、GAA構造トランジスタの試作に必要な要素プロセスを300mmの共用パイロットラインで確立したと発表しています。同リリースは、Si/SiGeのエッチについて、フィンへ垂直に加工する工程では深さ方向の異方性が、積層フィンからSiGe層を除去する工程では側壁方向からのエッチを可能とする等方性とSiGeのみを削る材料選択性が前に立つとしています。ALDについては、1nm以下の膜厚制御性と、ナノシート間の隙間や側壁にも均一に成膜が届く点を挙げています。GAAは2nm世代より最先端集積回路へ本格導入されるとしています。
窓の外側で起きること
Section titled “窓の外側で起きること”深さが小さければ容量が残り、大きければ抵抗が乗ります。ストッパーとして働かなければ、チャネルリリースのSiGeエッチがPMOSのソース・ドレインのエピまで届きます。imecは、チャネルリリースについて、ナノシート同士がくっついてしまうスティクションの制御も要ると述べています。フォークシートでは、このインナースペーサ工程が変更点の1つになるとしています。
隙間そのものの寸法も響きます。imecは、上下のナノシートの間隔を13nmから7nmへ縮めるとAC性能が10%改善したという2018年の報告を挙げ、そこを詰めるための金属の選び方を課題としています。インナースペーサは、この狭い隙間の端に、5nm未満の精度で詰め物をする工程です。
インナースペーサを入れて得られるのは、ゲートとソース・ドレインの間の容量と、チャネルリリース時のソース・ドレインの保護です。差し出すのは、工程の複雑さと、5nm未満という狭い深さの窓、そしてブランケットとパターン付きで2倍近く開く選択比を実デバイスで合わせ込む手間です。ゲートピッチを詰めるほど、この窓は狭くなります。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”インナースペーサとは何ですか？
ナノシートGAAで、犠牲層のSiGeを横方向へ数nm後退させて作ったくぼみに詰める誘電体です。ゲートとソース・ドレインを内側から隔てます。
何のために入れるのですか？
産総研の公開資料は2つ挙げています。1つはゲートとソース・ドレインの間の寄生容量の低減です。もう1つは、チャネルリリースでSiGeをエッチする際に、PMOSのソース・ドレインのSiGeを守るエッチストッパーとしての役です。
FinFETにも入りますか？
ナノシート特有の工程です。imecは、ナノシート構造がFinFETと異なる4つの主要工程の1つとしてインナースペーサを挙げ、ナノシートのプロセスフローの中で最も複雑なプロセスモジュールだとしています。
どうやって作るのですか？
4手です。ソース・ドレイン領域のフィンをエッチバックし、ゲート側壁の下でSiGeだけを横方向へ後退させてくぼみを作り、インナースペーサ膜を全面に堆積し、全面をエッチバックしてくぼみの中だけに膜を残します。
深さはどのくらいですか？
復旦大学のグループが2024年に公開した論文は、最適な深さが一般に5nm未満と考えられているとしています。同論文の試作では、層間のくぼみ深さのばらつきが5±0.3nmに収まりました。
深さが小さいときと大きいときで、何が起きますか？
小さいとゲートとソース・ドレインの間の寄生容量が高くなりAC特性を落とし、大きいとエクステンション抵抗が高くなり短チャネル特性も悪化する、と同論文はまとめています。
ウェットエッチでも作れますか？
同論文は、ウェットエッチについて、毛細管力でナノシートが倒れる恐れと、SiGeのエッチ前面が三日月形になるために物理的な分離が甘くなる点を挙げています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- サイドウォールスペーサとは ── 外側で、縦に削り残す側
- GAA（ゲートオールアラウンド）とは ── この工程を要求する構造の側
この記事の事実は、誰でも読める公開資料を根拠とし、各URLの到達可否をこちらで実測しています。したがって、リンク先が移動または消滅した場合は、その旨をこのページへ反映します。
- 産業技術総合研究所 八木下淳史「最先端ロジックトランジスタ技術 研究開発動向」TIA公開セミナー資料（2026年9月3日にリンク生存を実測、200）── インナースペーサを作る2つの理由（ゲートとソース・ドレイン間の寄生容量低減、チャネルリリース時にPMOSのソース・ドレインのSiGeを守るエッチストッパー）、ソース・ドレイン領域のフィンのエッチバックから横方向くぼみ形成、膜の堆積、全面エッチバックまでの工程順序
- imec「Entering the nanosheet transistor era」公開技術記事（2026年9月3日にリンク生存を実測、200）── ナノシートがFinFETと異なる4つの主要工程、インナースペーサがゲートをソース・ドレインから隔てて容量を下げる追加の誘電体にあたること、SiGeの外側を横方向エッチで後退させて生じた小さなキャビティを誘電体で埋めること、ナノシートのフローで最も複雑なプロセスモジュールにあたること、高いエッチ選択比と精密な横方向エッチ制御を要すること、チャネルリリースでのスティクション制御、上下ナノシート間隔13nmから7nmでAC性能10%改善、フォークシートでインナースペーサが変更点の1つになること
- 産業技術総合研究所「最先端構造トランジスタを試作可能な共用プロセスを独自開発」プレスリリース（2026年9月3日にリンク生存を実測、200）── フィン加工での深さ方向の異方性とSiGe層除去での側壁方向からの等方性・材料選択性、ALDの1nm以下の膜厚制御性とナノシート間の隙間や側壁への均一な成膜、GAAが2nm世代より最先端集積回路へ本格導入されること、300mm共用パイロットラインでのGAA試作
- 東京エレクトロン「エッチング Certas シリーズ」公式製品ページ（2026年9月3日にリンク生存を実測、200）── 洗浄液を用いずに削るハイスループット型ガスケミカルエッチング装置にあたること、プラズマを使わずに削ること、各種酸化膜エッチでのユニークな選択比、ハイアスペクトな3次元構造の選択エッチングと高精細なリセスへの対応
- Nanomaterials 誌 公開論文「A Comprehensive Study of NF3-Based Selective Etching Processes」（2026年9月3日にリンク生存を実測、200）── インナースペーサの深さと形状が性能を左右すること、深さが小さいと寄生容量が高くAC特性を落とし大きいとエクステンション抵抗と短チャネル特性が悪化すること、最適深さが一般に5nm未満とされること、HClの600〜760℃、RIEのプラズマダメージ、ウェットの毛細管力と三日月形エッチ前面、CF4系の選択比60程度と上下の偏り、酸化とエッチを交互に行うサイクリック方式（200mm・室温）、NF3流量に対する選択比の逆向きの応答、レシピ1の0.98nm/cycle・くぼみ深さ5±0.3nm・形状0.84・Si損失片側0.44nm、レシピ4での幅30〜80nmのチャネルリリース、パターン付きウェーハでのSi損失0.47nm/選択比29.5と0.52nm/選択比41.5、SiNエッチバックのO2/NF3 = 0.5での選択比5.4とラフネス0.19nm